2017年福州大学数学与计算机科学学院408计算机学科专业基础综合(2)

（4）工作电压：指CPU正常工作所需的电压；

（5）地址总线宽度：决定了CPU可以访问的物理地址空间，对于486以上的微机系统，地址线的宽度为32位，最多可以直接访问4096MB的物理空间；

（6）数据总线宽度：决定了CPU与二级高速缓存、内存以及输入/输出设备之间一次数据 传输的信息量。

（7）主频/时钟周期：CPU的工作节拍受主时钟控制，主时钟不断产生固定频率的时钟，主； 时钟的频率（f）叫CPU的主频，度量单位是MHz（兆赫兹）、GHz（吉赫兹）

，T=l/f，度量单位是主频的倒数称为CPU时钟周期（T）

CPU执行时间=CPU时钟周期数×CPU时钟周期；

（8）CPU执行时间：表示CPU执行一般程序所占用的CPU时间，可用下式计算：

17．在虚存实现过程中，有些页面会在内存与外存之间被频繁地换入和换出，使系统效率急剧下降。这种现 象称为颠簸。请解释产生颠簸的原因，并说明防止颠簸的办法。

【答案】产生颠簸的原因主要有： （1）分配的页面数太少； （2）替换策略不佳。 防止颠簸的办法：

（1）适当增加分配给用户程序的页面数； （2）选取

或更好的替换策略。

18．何谓分布式仲裁?画出逻辑结构示意图进行说明。

【答案】分布式仲裁不需要集中的总线仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有 总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行 比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲裁号保留在仲 裁总线上。显然，分布式仲裁是以优先级仲裁策略为基础。逻辑结构如图所示：

图 分布式仲裁的逻辑结构示意图

19．说明总线结构对计算机系统性能的影响。

【答案】总线结构对计算机系统的性能影响有以下四点：

（1）简化了硬件的设计。从硬件的角度看，面向总线是由总线接口代替了专门的由总线规范给出了传输线或信号的规定，并对存储器、

设备和

的规定，所以，面向总线的微型计算机设计只要按照这些规定制作插件等，将它们连入总线即可工作，而不必考虑总线的详细操作。

（2）简化了系统结构。整个系统结构清晰，连线少，底板连线可以印刷化。

（3）系统扩充性好。一是规模扩充，二是功能扩充。规模扩充仅仅需要多插一些同类型的插

接口，

如何挂在总线上都作了具体插件、存储器插件以及

件；功能扩充 仅仅需要按总线标准设计一些新插件，插件插入机器的位置往往没有严格的限制。这就使系统扩充既简单又快速可靠，而且也便于查错。

（4）系统更新性能好。

存储器、

接口等都是按总线规约挂到总线上的，故只要总线

设计恰当，可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件，对系统进行更新，且这种更新只需更新需要更新 的插件，其他插件和底板连线一般不需更改。

20．什么是内存?什么是外存?什么是CTU?什么是适配器?简述其功能。

【答案】（1）内存是指计算机内部的半导体存储器；半导体存储器的存储容量有限，因此计算机中又配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。内存和外存共同用来保存二进制数据。

（2）把运算器和控制器合在一起称为中央处理器，简称CPU。它用来控制计算机及进行算术逻辑运算。

（3）适配器是指连接主机与外设的一个中间电路，也称作接口，其作用相当于一个转换器，它可以保证外围设备用计算机系统特性所要求的形式发送或接收信息。

三、分析题

21．设一个按位编制的虚拟存储器，它可以满足1K个任务的需要，但在一段较长的时间内一般只有四个任务在使用，故用容量为四行的相连存储器组硬件来缩短被变换的虚地址中的用户位数，每个任务的程序空间最大可达4096个页，每页为512字节，实主存容量为220位，设快表用CAM存储器构成，行数为22,快表的地址是经过散列技术形成的。为减少散列冲突，配有两套独立的相等比较器电路（这时快表的每行包含两个单元，各存放一个进行地址交换的表目）。请设计该地址变换机构：

（1）画出其虚实地址经快表变换的逻辑示意图； （2）求相连存储器组中每个寄存器的相连比较位数； （3）求散列变换硬件的输入位数和输出位数； （4）求每个相等比较器的位数； （5）求快表的总位数。

【答案】（1）虚拟地址分为3个字段，最左边的字段是虚页号，中间字段是高速缓存块号，最右边的字段是块内字地址。逻辑示意图如图所示。

图

（2）相连存储器组中每个寄存器的相连比较位数由总的任务数决定。有1K个任务，那么相连存储器组中每个寄存器相连比较位数应该是10位。

（3）散列变换硬件的输入为虚拟页号12位（4096取以2为底的对数）加上任务标志ID 2位（常用任务数4取以2为底的对数）之和，即14位，输出为快表的表项索引，因为共有32位，所以输出为5位。

（4）相等比较器比较的内容是当前地址与快表表项中虚页号与任务ID的和，所以每个相等比较器位数为14位。

（5）因为快表表项有两个相同项，

所以快表中每行为数为位。

22．如果组成寄存器的D触发器要求节拍电位M和节拍脉冲用？为什么？

位，共22行，所以总位

采用高电平符合，试说明在图的

节拍电位M和节拍脉冲的时间配合方案中，哪个方案最好？哪个方案欠佳？哪个方案不能使

图

，欠佳的方案是（c），不能使用的方案是（a）和（b）【答案】最好的方案是（d）。这是因为

寄存器工作采用电位一脉冲相配合的体制，要使数据可靠地打入到寄存器，电位信号必须先稳定地建立，然后时钟打入信号到来时将数据打入寄存器。据此原因，方案（a）和（b）是不能使用的。方案（c）和（d）中之所以（c）欠好，是因 为一个节拍电位的前半部时间多用来进行运算器的运算，考虑到加法器的进位延迟以及传输通路中的门的延迟，所以电位信号M的建立需要一，有可能使寄存器没有装入真正需要的数据。 定的时间，过早地发出打入信号（即节拍脉冲）

23．设变量h放在寄存器数组A的基值放在寄存器r3,请将下面c语句翻译成ARM汇编语言代码。C赋值语句是；

【答案】虽然C语句只有一个相加的操作，但是两个操作数均在存储器中，因此需要更多的ARM指令。首先用取字（LDR）指令访问存储器单元存器

最后用存字（STR）指令将

寄存器，位移量为

然后用ADD指令将

放在寄

中的结果写到存储器单元

此时寄存器作为基地址

因ARM也是字节寻址。3条ARM汇编语言指令形式如下：

24．图（a）是有四个部件（控制器）共享总线的、分布式同步SBI总线定时示意图，每个控制器对应一根数据传送请求线TR，其优先权次序是完成一个数据传送。

最高，

最低；这四条线又都接到各个控制

器，每个控制器内部有一个自己是否可用总线的判别电路。公共时钟信号的周期为T,每个周期可

图

（1）叙述某个控制器要求使用SBI总线进行数据传送的实现过程。

（2）图（b）是图（a）系统的一个数据传送序列的时序图，试分析其总线控制过程。 【答案】（1）某个控制器要求使用SBI总线进行数据传送的步骤如下：

①控制器在决定要进行数据 …… 此处隐藏：2587字，全部文档内容请下载后查看。喜欢就下载吧 ……