实验四 基本RS触发器和D触发器2

实验四 基本RS触发器和D触发器

一、 实验目的

1.熟悉并验证触发器的逻辑功能；

2.掌握RS和D触发器的使用方法和逻辑功能的测试方法。

二、实验预习要求

1．预习触发器的相关内容； 2．熟悉触发器功能测试表格。

三、实验原理

触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。

1．基本RS触发器

图实验4.1为由两个与非门交叉耦合构成的基本RS触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称S为置“1”端，因为S=0时触发器被置“1”；R端为置“0”端，因为R=0时触发器被置“0”；当S =R =1时，触发器状态保持。基本RS触发器也可以用两个“或非门”组成，此时为高电平有效置位触发器。

2. D触发器

D触发器的状态方程为：Qn+1=D。其状态的更新发生在CP脉冲的边沿，74LS74（CC4013）、74LS175（CC4042）等均为上升沿触发，故又称之为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态。D触发器应用很广，可用做数字信号的寄存、移位寄存、分频和波形发生器等。

图实验4.1 基本RS触发器

四、实验仪器设备

1、TPE-AD数字实验箱1台 2、双D触发器74LS74 2片

3、四两输入集成与非门74LS00 1片 4、双通道示波器 1台

五、实验内容及方法

1．测试基本RS触发器的逻辑功能

按图实验4.1连接电路，用两个与非门组成基本RS触发器，输入端S 、R接逻辑开关的输出口，输出端Q、Q接逻辑电平显示灯输入接口，按表实验4.1的要求测试并记录。

表实验4.1 RS触发器的逻辑功能

2．测试D触发器的逻辑功能。

（1）测试RD、SD的复位、置位功能。

在RD=0，SD =1作用期间，改变D与CP的状态，观察 Q、Q 状态。 在RD=1，SD=0作用期间，改变D与CP的状态，观察Q 、Q 状态。 自拟表格记录。

（2）测试D触发器的逻辑功能

表实验4.2 D触发器的逻辑功能

双D触发器74LS74的引脚分布图如附录所示，了解电路，按表实验4.2进行测试，并观察触发器状态更新是否发生在CP脉冲的上升沿（即0→1），记录在表格中。

(3) 用D 触发器构成分频器。

按图实验4.2连接电路,构成2分频和4分频器。

图实验4.2 用74LS74双D 触发器构成分频器

在CP1端加入1KHz的连续方波，并用示波器观察CP1、Q1、Q2各端的波形。再取一只74LS74组件，仿照图实验4.2电路连成8分频和16分频器. 如下图所示:

从Q2和Q4接出来的就是8分频和16分频器。

六、实验报告

1．整理实验所测结果，总结RS触发器和D触发器的特点。

答: RS触发器有Q和Q两个输出端，这两个输出端是互补的。通常以Q端的值作为触发器的状态，当Q为1时，则触发器处于置位状态，当Q为0时处于复位状态。在同一时刻，只能处于其中一个状态。 （1）R=0，S=0时，状态不变， （2）R=0,S=1时，置位状态，置为1 （3）R=1，S=0，复位状态，复位为0 （4）R=1,S=1时，触发器的状态是不定的。 所以触发器不能同时为1。

D触发器的逻辑功能：当时钟信号来临时，如果输入D=0，则触发器一定输出Q=0，如果输入D＝１，则触发器一定输出Q＝１。而当始终信号没来时，无论输入是0或1，触发器都保持原来的状态不变。 2．画出分频器实验测得的波形图。

画图真是一项体力活。。。不过画出来还是很高兴啊~~~

七、思考题

在R-S触发器中，对触发器脉冲的宽度有何要求？

答：时钟控制R-S触发器解决了触发器状态变化的定时问题，但由于时钟信号具有一定的宽度，在时钟信号作用期间，如果输入信号发生变化，触发器会跟着变化，从而在一次时钟信号作用期间，可能引起触发器的多次空翻，这种现象称为“空翻”。“空翻”将造成触发器的状态不确定，使系统工作紊乱，这是不允许的。因此，应该避免这种情况的发生。解决“空翻”问题的根本途径就是改进触发器的电路结构。