电子电工综合实验2

电工电子综合实验Ⅱ

实验报告

（数字计时器设计）

姓名：裴 健 学号：04301684

专业：电子信息工程 院系：电光学院 指导老师：李元浩

完成报告时间：2006-6-22

目 录

一、设计内容简介‥‥‥‥‥‥‥‥‥‥‥…‥……‥…‥‥ 2

二、设计要求‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥2 三、电路设计及工作原理‥‥‥‥‥‥‥‥‥ … …… …‥‥2 1.信号发生、计时、显示电路模块… …‥‥‥‥‥‥‥ ‥‥‥‥‥2 2.开机清零及清零模块‥‥‥… ‥‥‥‥‥‥‥‥‥‥‥‥‥‥4 3.校分模块… …… …‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥5 4.报时模块‥… …… …‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥5 5.基本电路原理图‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥6 6.动态显示模块‥‥‥‥‥‥‥‥‥‥‥‥ ‥‥‥‥‥‥‥‥6四、实验中遇到的问题及解决方法‥‥‥‥‥‥‥‥‥‥‥‥7 五、实验总结体会‥‥‥‥‥‥‥‥‥‥‥‥ ‥‥‥‥‥‥‥8 六、附录一：元器件清单‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥9 七、附录二：器件引脚图和功能表‥‥‥‥‥‥‥‥‥‥‥‥10 八、附录三：参考书目‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥13

多功能数字计时器

一、 设计内容简介：

用中小规模集成电路设计一个数字计时钟，可以完成0分00秒到9分59秒的计时功能，并在控制电路的作用下具有开机清零、快速校分、整点报时功能。

二、 设计要求：

1.设计一个脉冲发生电路，为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器的脉冲信号； 2.设计计时电路，完成0分00秒到9分59秒的计时功能；

3.设计报时电路，使数字钟从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声

高音；即9分53秒、9分55秒、9分57秒发低音（频率500Hz），9分59秒发高音（频率2000Hz）；

4.设计校分电路，在任何时候，拨动校分开关，可进行快速校分；

5.设计清零电路，具有开机自动清零功能，并且在任何时候，按动清零开关，可以进行计时器清零；

6.系统级联调试，将以上电路进行级联完成计时器的所有功能；

7.可增加数字计时器附加功能，例如数字计时器定时功能、电路起停功能、电路采用动态显示等。

三、 电路设计及工作原理：

电路分为五个模块：信号发生、计时、显示电路模块，开机清零及清零模块，快速校分模块，整点报时模块和动态显示模块。由于实验电路板的限制，将电路分为两部分：基本部分，包括信号发生、计时、显示电路模块，清零，校分，报时四个模块；附加部分，即动态显示模块。如图1所示。

图1 电路模块示意图

各个模块设计原理如下：

1. 信号发生、计时、显示电路模块

用4060集成电路模块为电路提供脉冲，4060提供的最小频率是2Hz，要产生秒脉冲，需2分频，用D触发器实现，如图2所示。

整个计时电路采用异步计数，用产生的秒脉冲去触发10进制计数器4518，实现秒的个位计数，再用秒的个位触发秒的十位。该位是六进制，用74161实现模6计数。分的个位用秒的十位去触发，用4518计数。计时电路如图3所示。

各计数器的输出分别接到三个显示译码器CD4511上，显示译码器的接法如图4。显示部分采用共阴极七段LED数码管来实现。四线七线译码器CD4511的LT，BI分别接高电平， LE端接低电平，此时器件处于译码状态。电路连接过程中将CD4518（74161）计数器输出QA，QB，QC，QD与译码器CD4511的输入A，B，C，D对接，译码器的输出a，b，c，d，e，f，g分别与数码管的相应端对接并在接地端接入限流电阻。

图2 CD4060产生秒脉冲

图3 计时电路

图4 显示译码器的接法

2. 开机清零及清零模块

清零电路直接用开关控制各个计数器的清零端即可。开机清零需要用电容实现，利用电容在开机瞬间充电的过程来控制清零端。如图5所示。

图5 开机清零及清零模块

在接通电源的瞬间，电容上极板电势为零，而CD4518的清零端低电平有效，实现CD4518清零功能。通过反相器后为高电平，接到161的清零端实现对161清零。充电完成后电容上极板电势为Vcc，电路正常工作。清零开关平时处于断开状态，需要清零时闭合开关，原理同开机清零。

3. 校分模块

用开关控制状态，状态1时分的进位信号被送入分计数器的CP端，分位计数器正常计数；状态2时正常的分的进位信号被阻塞，2Hz的校分信号被送入CP端，电路进行快速校分。为了消除机械开关的抖动给电路带来干扰，采用防抖动开关。如图6所示。

图6 校分模块

起始状态开关s2闭合，双与非门构成的RS锁存器处于0状态，D触发器也处于0状态，分计数器正常计数。s2断开，s1闭合，RS锁存器变为1状态，D触发器翻转，变为1状态，电路快速校分。s2闭合，s1断开，RS锁存器重新处于0状态，s2断开，s1闭合，RS锁存器变为1状态，D触发器翻转，为0状态，电路停止校分，正常计数。

4. 报时模块

电路计时到9分53秒、9分55秒、9分57秒时打开与非门，把500Hz信号送至蜂鸣器，到9分59秒时打开与非门，把2000Hz信号送至蜂鸣器。分别完成报时功能。为使控制电路尽量简单，用卡诺图对3、5、7秒进行化简。如表1所示。

所以化简后3、5、7秒控制电路的信号为1Q1(1Q2+1Q3)。原理图如图7所示。

图7报时模块

9分50秒时，U2输出高电平，3、5、7秒任一时刻，1Q1(1Q2+1Q3)为高电平，500Hz信号被送到三极管基极，蜂鸣器发出500Hz低音。9秒时，1Q1and1Q4为高电平，2kHz信号被送到三极管基极，蜂鸣器发出2kHz高音。

5. 基本电路原理图

图8 基本电路原理图

6. 动态显示模块

使用一个显示译码器CD4511来实现显示三个数码管。需使用数据选择器，实现对秒的个位及十位，分的个位信号进行选择。同时对数码管的共阴极进行控制，当一个数码管显示数字时其他两个数码管不显示。

图9 动态显示

三个数码管的阴极经过串联电阻后分别接1Q1+1Q2，1Q1（非）+1Q2，1Q1+1Q2（非）。1Q1、1Q2分别为该模块内计数器4518的第一、第二输出管脚。1Q1、1Q2接到数据选择器153的A0、A1端。分计数器的四位输出分别接到四个数据选择器153的D0管脚，秒的十位计数器的四位输出分别接到四个数据选择器153的D1管脚，秒的个位计数器的四位输出分别接到四个数据选择器153的D2管脚。如图9所示。

计数器4518实现模3计数，共有0000，0001，0010 三个状态，0000状态时，分计数

器的四位输出通过四个4选1数据选择器进入显示译码器4511，输出信号送到三个数码管，

由于此时第一个数码管阴极为低电平，而其他两个数码管阴极为高电平，所以只有第一个数码管显示出分的个位数字。0001状态时秒十位计数器的输出分别被送到显示译码器，第二个数码管阴极为低电平，显示秒的十位数字，0010状态时，秒个位计数器的输出分别被送到显示译码器，第三个数码管阴极为低电平，显示秒的个位数字。

四、实验中遇到的问题及解决方法

由于软件使用的问题，在做实验前没有上机模拟，只是根据理论知识手工绘制了原理图。实验前，指导老师要求了电源和地线的连接方法，这样确实有许多好处，只需一眼就可以看出输入端接的是高电平还是低点平。在实验中我一直 …… 此处隐藏：2877字，全部文档内容请下载后查看。喜欢就下载吧 ……