基于FPGA的高速多路数据采集系统的设计

基于FPGA的高速多路数据采集系统的设计

计 算 机 工 程 第33卷 第7期

Computer Engineering Vol.33 No.7

开发研究与设计技术

文章编号：1000—3428(2007)07—0246—03

2007年4月

April 2007

文献标识码：A 中图分类号：TP311

基于FPGA的高速多路数据采集系统的设计

杨林楠，李红刚，张丽莲，彭 琳

（云南农业大学基础与信息工程学院，昆明 650201）

摘 要：介绍了基于FPGA的高速多路数据采集系统的设计和实现过程。将该系统应用于电力机车可控硅整流装置实时监测系统中，该系统作为电力机车可控硅整流装置实时监测系统的数据采集前端，在实际运行过程中能够对可控硅的技术状态进行确认，检测效果良好。关键词：FPGA；VHDL；数据采集；高速多路；并行口；EPP模式

Design of High Speed Multichannel Data Gathering System

Based on FPGA

YANG Linnan, LI Honggang, ZHANG Lilian, PENG Lin

(College of Basic Science and Information Engineering, Yunnan Agricultural University, Kunming 650201)

【Abstract】The design and implementation of high speed multichannel data gathering system based on FPGA is introduced. The system is applied in the electric locomotive silicon-controlled rectifier installation real-time monitor system. As the front end of data gathering of the electric locomotive silicon-controlled rectifier installation real-time monitor system, the system can carry on the confirmation of the technical condition of the silicon-controlled rectifier in the course of the actual operation, and the examination effect is good. 【Key words】FPGA; VHDL; Data gathering; High speed multichannel; Parallel port; EPP

在高速多路数据采集系统中，通常采用单片机或数字信号处理器DSP作为微控制器，控制模数转换器ADC及其他外围设备的工作。但是基于单片机或DSP的高速多路数据采集系统都有一定的不足。由于单片机运行的时钟频率较低，并且单片机是基于顺序语言的，各种功能都要靠软件的运行来实现，因此随着程序量的增加，如果程序的健壮性不好，会出现“程序跑飞”和“复位”现象。DSP的运算速度快，处理复杂的乘加运算有一定的优势，但是很难完成外围设备的复杂硬件逻辑控制。因而单片机或DSP很难满足高速多路数据采集系统对实时性和同步性的要求。

现场可编程门阵列(FPGA)是在PAL、GAL、EPLD等可编程器件的基础上进一步发展起来的。FPGA时钟频率高，内部延时小，运行速度快，全部控制逻辑由硬件完成。它本身集采样控制、处理、缓存、传输控制、通信于一个芯片内，编程配置灵活、开发周期短、系统简单，具有高集成度、体积小、低功耗、I/O端口多、在系统编程等优点[1]。在高速多路数据采集系统中，FPGA可以克服上述单片机或DSP的不足之处，满足系统对实时性和同步性的要求。

本文给出一种基于FPGA的高速多路数据采集系统设计方案，并将该设计方案应用于电力机车可控硅整流实时监测系统的数据采集前端。

到两片类型为SRAM、容量为128KB的存储器KM681000 BLP中，然后将其中处于读状态的KM681000BLP中的数据读取出来，通过增强性并行口(EPP)传送给工控机。

1.2 系统组成

系统由数据采集模块、数据存储器读写模块和数据通信模块3大功能模块组成，其组成如图1所示。

1 高速多路数据采集系统设计

1.1 系统工作原理

系统上电后，由静态存储器EPC1将固化在其中的数字逻辑电路映射到FPGA器件中，从而使FPGA成为真正意义上的控制核心[2]。然后FPGA控制多片8选1模拟选择开关ADG407进行通道选择，并控制多片16位高速模数转换器AD976进行模拟电压的采集，将采集到的实时数据分时存储 ——246

1.3 数据采集模块设计

数据采集模块由多路输入模拟量、多片8选1模拟选择开关ADG407、多片数据放大器AD620、多片16位高速模数转换器AD976 4大部分组成。

多路输入模拟量（0~5V）先经过8选1模拟选择开关ADG407，然后经过数据放大器AD620放大后进入模数转换器AD976采样输入端。本数据采集系统的FPGA采用ALTERA公司的FLEX10K系列可编程逻辑器件，由于这类器件用户可控制的I/O端口较多，因此FPGA对其外围设备

基金项目：云南省自然科学基金资助项目(2003C0045M)；云南省教育厅科学研究基金资助项目(03Z422D)

作者简介：杨林楠(1964－)，男，教授，主研方向：计算机测控，嵌入式系统及人工智能；李红刚，硕士；张丽莲，实验师；彭 琳，硕士

收稿日期：2006-04-25 E-mail：lhgwww_2006@http://doc.guandang.net

基于FPGA的高速多路数据采集系统的设计

的控制全部可通过单独的I/O端口进行控制，没有端口复用现象，极大地提高了系统的采集速度。

系统中多片ADG407通道选择控制I/O直接由FPGA　的I/O端口Ch0、Ch1、Ch2控制，每条通道选择指令将同时启动多片ADG407相应的数据采集通道。多片AD976的AD启动转换引脚共用FPGA的一个I/O端口CpStart，多片AD976的读取AD转换结果高、低字节控制引脚SelByte及AD976的8位数据输出端口，分别由FPGA单独的I/O控制。FPGA每给CpStart端口一个100ns的负脉冲，即可启动多片AD976进行相应通道上的数据采集。转换结束后，可通过控制SelByte端口读取AD转换结果，并暂存到相应的数据单元。

下面以FPGA控制核心控制1片ADG407和1片AD976进行数据采集为例，说明数据采集的实现，如图2所示。

图2 FPGA与ADG407、AD976接口原理

FPGA要正确地从AD976中读取AD转换结果，首先通过CH0、CH1、CH2选择相应的数据采集通道，然后通道上的模拟数据才能通过ADG407进入AD976采集输入端。模拟数据进入采集输入端后，FPGA必须通过CPSTART给AD976一个100ns左右的负脉冲，AD976才开始进行A/D转换。经过5µs的延时，A/D转换结束，此时可读取转换结果。AD976转换结果是16位，但是为了给本系统以后升级余留更多的硬件资源，在硬件上FPGA只与AD976的低8位数据输出口相连，所以需要通过控制SelByte端口读取AD转换结果的低八位、高八位。当SelByte为低时，读出来的为AD转换结果的低字节，为高时读出来的为AD转换结果的高字节。通过合并高、低字节组成一完整的A/D转换结果，暂存于相应的数据单元，以便于FPGA将其存入数据存储器。

上述数据采集过程可用硬件描述语言VHDL来实现。具体实现过程如下：建立两个进程模块，一个进程模块用来控制选择数据采集通道，另一个用来控制AD976进行数据采集并读取A/D转换结果。每个进程都是采用状态机的形式实现的[3]。两个进程间的通信通过信号量S进行，在数据采集进程中，当A/D转换结束时，采用信号量加1的形式使信号S改变，当通道选择进程检测到信号量S改变时自动转换到下一个数据采集通道。

1.4 数据存储器读写模块设计

数据存储器读写模块用来对AD976采集后的数据进行存储及读取。由于工控机的多任务性，它不可能专一对并行口读取数据。为了保证FPGA控制核心与工控机通信一次性读取大量数据，本系统中用到了两片外部SRAM（KM 681000BLP），其中一片用来对采集过来的数据进行存储，另一片用来读取存储在SRAM中的采集数据，以便与工控机进行并行口通信。系统运行过程中 …… 此处隐藏：11557字，全部文档内容请下载后查看。喜欢就下载吧 ……