10模拟电路与数字电路(第2版)课件集：第10章时序逻辑电路引论

第10章

时序逻辑电路引论

10.1 时序逻辑电路的基本概念 时序逻辑电路的特点:电路在任何时候的输出稳定值, 不仅与该时刻的输入信号有关,而且与该时刻以前的电路 状态有关;电路结构具有反馈回路. 在时序逻辑电路中,用来保存与过去输入有关的信息 的器件称为存储电路.存储电路中保存的信息称为状态.

10.1.1 时序逻辑电路的结构模型 外部输入信 号 X

组合电路

Z 外部输出信号

存储电路状态信号 Q 其中X,Z,W,Q均可 输出方程: 以是多变量. 描述时 驱动方程: W(tn)=G[X(tn),Q (tn)] 序逻辑电路的三个 方程: 状态方程: Q(tn+1)=H[W(tn),Q (tn)] W 驱动信号 Z(tn)=F[X(tn),Q (tn)]

10.1.2 状态表和状态图

描述时序电路的其它两种方法: ①状态表输入 原状态 新状态 输出

输入原状态 Qn

X

X

Qn

Qn+1

Z

Qn+1/Z 新状态/ 输出

② 状态图

X/Z

Qn+1

新状态

原状态

Qn

输入/ 输出

例: 一时序电路有一个输入变量x , 二个状态变量q1和q2, 一个输出变量z . 两个状态变量的四种不同取值可定义为四种状态: [q1,q2]=[0,0]≡A [q1,q2]=[1,0]≡C [q1,q2]=[0,1]≡B [q1,q2]=[1,1]≡D

假设电路的状态表和状态图如下图所示:x 0 1 0 1 0 1 0 1 Qn A A B B C C D D Qn+1 D C B A C D A B z 0 1 1 0 1 0 0 1

A1/0

1/1

0/1

C1/0

0/00/0

0/1

B

1/1

D

当x 信号按0→1→1 →0 →1 →0 →1 →1 →0 →0的顺序输 入电路时,电路的输出及状态变换如下:(设电路初态为A)时间 原态 输入 新态 输出 0 A 0 D 0 1 D 1 B 1 2 B 1 A 0 3 A 0 D 0 4 D 1 B 1 5 B 0 B 1 6 B 1 A 0 7 A 1 C 1 8 C 0 C 1 9 10 C C 0 C 1

10.2 存储器件

存储电路由存储器件组成,能存储一位二值信号的器件 称为存储单元电路.存储单元电路大多是双稳态电路.双稳态电路特点: ①具有两个稳定状态,用0 和1表示,在无外信号作用时, 电路长期处于某个稳定状态，这两个稳定状态可用来 表示一位二进制代码。

②它有一个或多个输入端，在 外加信号激励下，可使 电路从一个状态转换成另一个状态。

两类存储单元电路 ：(1) 锁存器 (2) 触发器 锁存器: 直接由激励信号控制电路状态的存储单元. 触发器: 除激励信号外,还包含一个称为时钟的控制信号 输入端. 激励信号和时钟一起控制电路的状态.

锁存器和触发器工作波形示意图:Set Reset R Q Set Reset Clock S C R Q Q S Q

Q

Q

10.3 锁存器 10.3.1 RS锁存器 (1) 电路结构及逻辑符号SD≥1

Q≥1

S R

Q

或

S R

Q

RD

Q

Q

Q

SD :置位端(置1端); RD :复位端(置0端); 定义: Q=0,Q=1 为0状态; Q=1,Q=0 为1状态.

两个输入端(激励端):

(2) 逻辑功能分析 设: 电路的原状态表示为Qn,新状态表示为Qn+1. ① SD=0; RD=0 (无激励信号),有下列两种情况:0≥1

1 0

0 10≥1

Q

0

≥1

0 1

1

Q

0Q 0

≥1

Q

结论: Qn+1=Qn

② SD=0; RD

=1 (置0信号有效):0≥1

1 0

011≥1

Q

结论: Qn+1=0Q

③ SD=1; RD=0 (置1信号有效):1≥1

0 1

100≥1

Q

结论: Qn+1=1Q

④ SD=1; RD=1 (置0、置1同时信号有效):1≥1

0 0

0

Q

0

≥1

1 0

0 10≥1

Q

0

≥1

01

1 0≥1

Q

01

≥1

Q

Q

0

Q

作用时

激励信号同时消失后

一般情况下，SD=RD=1应禁止使用。RS锁存器的约束条件： SDRD=0 。

(3) RS锁存器的功能描述 ① 特性表 ② 特性方程 Qn+1=SD+RDQn SDRD=0 ③ 状态图SD=0 RD=×0 SD=0 RD=1

SD RD 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1

Qn Qn+1 0 0 } 保持 1 1 0 0 } 置0 1 0 0 1 } 置1 1 1 0 × } 禁止 1 ×

SD=1 RD=0

1

SD=× RD=0

RS锁存器工作波形图(初态假设为0)SD 0 Q Q1 0 1 0 0 0 1 0 0 1 SD RD 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 Qn Qn+1 0 0 1 1 0 0 1 0 0 1 1 1 0 × 1 ×

RD 0 0 0 1 0 1 01 0 0 0 × 1 1 0 1 1 0 × 0 0

由与非门构成的RS锁存器：SD&

Q&

S R

Q Q

或

S R

Q Q

RD

Q