16位通用移位寄存器设计报告

1、设计一个16位循环右移电路,S是移位数,A是移位前的并行输入,Y是移位后的并行输出(在本设计中,我用Pin表示移位前的并行输入,Pout表示移位后的并行输入,S表示移位数),要求估算电路占用的资源大小及电路的速度;2、以上面设计好的16位循环右移电路为核心,扩展设计一个能进行循环右移、循环左移、算术右移、算术左移、逻辑右移、逻辑左移的通用移位电路。

设计题目要求

设计工具及版本

(1) 设计一个 16 位循环右移电路，S 是移位数，A 是移位前的并 行输入，Y 是移位后的并行输出(在本设计中，我用 Pin 表示 移位前的并行输入， Pout 表示移位后的并行输入， 表示移位 S 数) ,要求估算电路占用的资源大小及电路的速度； (2) 以上面设计好的 16 位循环右移电路为核心，扩展设计一个能 进行循环右移、循环左移、算术右移、算术左移、逻辑右移、 逻辑左移的通用移位电路。 Quartus II 9.0 设计原理及结构方案

(1)在考虑 16 位循环右移电路的设计时，我选择用 74151“8 选 1 数据选择器”配合门电 路进行搭建桶形移位电路， 对于每个输出断对应需要用两片 74151 对 16 位并行输入数据进行 选择，用移位数控制端 S(S3S2S1S0)中的 S3 实现两片 74151 的片选进而将两片 74151 组成 “16 选 1 数据选择器” ,结构如图 1。用 16 个如图 1 的结构这可以构成 16 位输出的循环右移 电路结构框图，如图 2。

16 位并行输入 Pin

74151 16 位并行输出的其中一端 Pout[n]

移位数控制端 S

74151

(图 1)

16 位并行输入 Pin

74151 74151

16 位并行输出端 Pout[0]

移位数控制端 S

16 位并行输入 Pin

74151 16 位并行输出端 Pout[15] 74151

移位数控制端 S

(图 2)

1、设计一个16位循环右移电路,S是移位数,A是移位前的并行输入,Y是移位后的并行输出(在本设计中,我用Pin表示移位前的并行输入,Pout表示移位后的并行输入,S表示移位数),要求估算电路占用的资源大小及电路的速度;2、以上面设计好的16位循环右移电路为核心,扩展设计一个能进行循环右移、循环左移、算术右移、算术左移、逻辑右移、逻辑左移的通用移位电路。

(3) 以 16 位循环右移电路(结构图如上图 2)为核心进行构建多功能移位通用电路(结构 图如下图 3) :

16 位并行输入 Pin

16 位 循 环 右 移

移位数控制端 S

4 位全 加器 74283

位 电 路

16 位 循 环移位并 行输出

移位方式控制端 A、B、LorR

16 位循环左移电路

移位数控制端 S

4 位全 加器 74283

自 定 义 4-16 译 码 电 路

16 位 译 码序列

循 移 输 信 处 产 最 的 望 出 号

环 位 出 号 理 生 终 期 输 信

16 位自定义 移位并行输 出

移位方式控制端 A、B、LorR 根据移位方式产生 所需要的译码序列 (图 3)

1、设计一个16位循环右移电路,S是移位数,A是移位前的并行输入,Y是移位后的并行输出(在本设计中,我用Pin表示移位前的并行输入,Pout表示移位后的并行输入,S表示移位数),要求估算电路占用的资源大小及电路的速度;2、以上面设计好的16位循环右移电路为核心,扩展设计一个能进行循环右移、循环左移、算术右移、算术左移、逻辑右移、逻辑左移的通用移位电路。

电路设计描述 (1)16 位循环右移电路设计： 选择用 2 片 74151“8 选 1 数据选择器”对 16 位并行输入数据根据移位数和所在输出位 置进行选择，作为 Pout[n],例如 Pout[0]对应的第一片 74151 的 D7D6D5D4D3D2D1D0 分别 对应 Pin[7]---Pin[0], 第二片 74151 的 D7D6D5D4D3D2D1D0 分别对应 Pin[15]---Pin[8];再如 Pout[6]对应的第一片 74151 的 D7D6D5D4D3D2D1D0 分别对应 Pin[13]---Pin[6], 第二片 74151 的 D7D6D5D4D3D2D1D0 分别对应 Pin[5]---Pin[0]Pin[15]Pin[14], 按照这样的方式不同的输出 位对应的不同的接线方法就可以根据 S(S3S2S1S0)选择相应的输入数据作为输出 Pout[n]。 (2)扩展为 16 位的循环右移电路： 对于循环移位而言，循环左移 N 位即相当于右移 16-N 位，根据这个原理，在左移 N 位 时就可以将控制端 S(S3S2S1S0)各位分

别求反然后加 1 既得 16-N,然后用新产生的移位位 数作为 16 位循环右移电路的移位位数控制端，这样输出就是右移 16-N 位，也即左移 N 位。 (3)将循环左右移位电路扩展为算术左右移位、逻辑左右移位通用电路： 首先，我们知道算术左移是低位移向高位，最低位补“0” ,算术右移是高位移向低位， 最高位保持不变；逻辑左移是低位移向高位，最低位补“0” ,逻辑右移是高位移向低位，最 高位移入“1” 。通过观察我们发现，算术左移和逻辑左移是相同的移位操作，因此扩展时实 际上是扩展为三类：算术\逻辑左移、算术右移、逻辑右移。 其次，对各个扩展移位功能分配移位方式控制信号：A B LorR=000 时进行循环右移；A B LorR=001 时进行循环左移；A B LorR=011 时进行算术\逻辑左移；A B LorR=100 时进行算 术右移；A B LorR=100 时进行逻辑右移。 然后，通过观察发现算术、逻辑移位实际是对循环移位进行相应位的变化而得到。在这 里我们首先设计一个自定义的 4—16 译码器，要求译码器的真值表如下：S3 S2 S1 S0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0

1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0

1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0

1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0

1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0

1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0

1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0

1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0

1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0

1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0

1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0

1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0

1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0

1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0

1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

再设循环左右移位电路的 16 位输出分别为 Y15Y14Y13Y12Y11Y10Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0,

1、设计一个16位循环右移电路,S是移位数,A是移位前的并行输入,Y是移位后的并行输出(在本设计中,我用Pin表示移位前的并行输入,Pout表示移位后的并行输入,S表示移位数),要求估算电路占用的资源大小及电路的速度;2、以上面设计好的16位循环右移电路为核心,扩展设计一个能进行循环右移、循环左移、算术右移、算术左移、逻辑右移、逻辑左移的通用移位电路。

可以得到如下逻辑： (1) 循环移位\算术\逻辑左移时有 Pout[n]=Yn Dn A`(其中 A`是对 A 求反， 通过移位方式控制端 A、B 控制自定义 4—16 译码电路使得当 AB=00 时 4—16 自定义译码电 路的输入全为 00,这样输出 Dn=1,也即相当于译码电路不起作用；当 AB=01 时，4—16 自 定义译码电路根据移位位数控制输入端进行产生相应的移位调整序列); (2)算术右移时有 Pout[n]=(Y15 Dn+ Yn Dn`)AB`; (3)逻辑右移时有 Pout[n]=(Yn Dn`)AB。 最后，对电路进行修正，使得当控制输入端输入信号 A B LorR=010、101、111 时电路输 出全为 0。 仿真激励设计方案及电路仿真 …… 此处隐藏：3943字，全部文档内容请下载后查看。喜欢就下载吧 ……