集成电子学(第四章)

集成电子学

第四章 纳米CMOS器件中的栅工程 栅电极层、栅介质层和Si衬底构成的MIS结 构称为栅结构。 其中栅电极层的功函数、栅介质层的厚度、 介电常数、介质层电荷及界面缺陷态度等 因素直接决定着CMOS器件的特性。 栅电极层为重掺杂的多晶硅和硅化物的复 合结构，栅介质为高质量的热氧化SiO2,其 氧化层电荷和界面缺陷态密度均很低。

集成电子学

一、CMOS器件中的MIS栅结构 MIS结构——MOSFET器件的重要组成部分。 MIS ——(Metal Insulator Semiconductor,金属绝缘层-半导体) 栅电极通常由多晶硅 -金属硅化物的复合结 构构成。 栅介质与栅电极和Si 沟道之间的两个界面 对于器件的性质起到 着至关重要作用。

集成电子学

栅介质、栅电极、Si沟道之间的两个界面厚度通 常在几个埃的数量级，是栅电极、栅介质和Si沟 道之间材料的过渡。 当界面层的厚度与栅介质层的厚度接近时，界面 层将直接影响总的栅电容的大小，从而影响着 MOSFET器件的性能。这些界面层还可以加以利 用以获得某些所需的作用。 栅介质层：热氧化硅(SiO2)——新型栅介质材 料如氮化二氧化硅材料。 MIS结构中栅介层的厚度tox决定了单位面积栅电 容，表面量子化效应和多晶硅耗尽效应(详见4.4 节)等的影响，使栅电容降低 ——等效的介质层 厚度增加——等效电容厚度CET 。

集成电子学

集成电子学

当采用高介电常数介质等非二氧化硅材料时，通 常采用等效氧化层厚度EOT表示栅介质层厚度tox CETinv对应于MOSFET反型时的等效电容厚度， 有 CETinv=EOT+tqm+tdp CETacc对应于MOSFET积累时的等效电容厚度， 有 CETacc=EOT+tqm

集成电子学

平带电压 1、功函数—费米能级的电子逸出体外所需的能量。 2、电子亲和能—半导体中导带底的电子逸出体外 所需的能量。 3、接触电势差—金属费米能级与半导体费米能级 的差。 对MIS结构，其金属和半导体之间的功函数差仅由 金属和半导体决定。由于通常金属和半导体的功 函数不同，而在平衡系统中费米能级必须保持平 直，因此必将引起能带的弯曲。 弯曲的大小由栅电极和半导体间的功函数差决定。

集成电子学

能带弯曲分别为：

ms m ( xs Eg / q F ) (n型半导体)

m 是栅电极的功函数，χ 是半导体材料的亲和能， s Eg为半导体材料的禁带宽度。半导体衬底的费米 势为 kT N sub F lnq ni

ms m ( xs Eg / q F ) (p型半导体)

介质层和界面上的电荷均会引起半导体表面能级 的弯曲。其弯曲量为 QoCox

当Qo为负电荷时取'+',当Qo为正电荷时取

集成电子学

能带弯曲可以通过施加与弯曲量相当的偏压加以 补偿，通常把所需施加的偏压称为

平带电压 。 平带电压定义为：为使半导体中能带保持平直而 使表面势为0时所需施加在栅电极上的偏压。由栅 电极和半导体间的功函数差以及等效界面电荷决 Qo 定 V fb ms Cox 若Qo为负电荷则平带电压将出现正向的移动，若 Qo为正电荷则平带电压将出现负向的移动。

集成电子学

通过MIS的电流 较厚氧化层时热载流子注 强场下的F-N(Fowler-Nordheim)遂穿 薄氧化层时和低电场下的直接遂穿 对于超亚微米MOSFET,当栅氧化层的厚度

缩小至3nm以后,直接隧穿产生的栅电流将成为影响器件性能的主要因素.

集成电子学

硼扩散 硼扩散用于p+多晶硅栅以抑制短沟道效应、降低 阈值电压。 通常在多晶硅中注入BF2掺杂，注入剂量很大，通 过在950到1050摄氏度的温度下退火数秒。 硼原子很小，在如此高的温度下，硼在硅和二氧 化硅中的扩散系数很高。于是在高温退火的过程 中，硼扩散进入甚至穿透二氧化硅层。硼扩散进 入氧化层后可引起平带电压的变化，从而导致 MOS结构的C-V特性或MOSFET的阈值电压出现 变化。硼扩散将使器件的阈值电压向正的方向增 大，使器件的跨导和亚阈斜率退化。

集成电子学

图4.5为具有P+多晶硅栅电极的MOS电容的C一V 特性曲线。 MOS电容的面积为6.25 ×10-4cm2,在n型硅上热 氧化生长了24 埃的SiO2,多晶硅栅电极厚1500埃， 采用硼离子注人形成P+多晶硅，随后在1000度Ar 气氛退火，时间1、2、5和10秒。 随着退火时间的增加，特性曲线向正方向移动， 相应地平带电压增加，表明阈值电压增加。 以I-V特性的变化作为失效器件的判据，即与退火 时间最短(1秒)的器件相比、电流增加两个数量级 以上的器件均视为失效。

集成电子学

集成电子学

研究表明.在SiO2中引入氮(N)\可以抑制硼的扩散。 图4-6示出了利用在N2O气氛中氧化生长的SiO2作 为栅介质层制成的‘MOS电容样品的C-V特性曲 线。 除了栅介质层的差别外，其余的条件均与图4.5中 的相同。 由图可见，随着退火时间的增加.样品间C-V特性 曲线的正向移动减小，退火10秒和1秒的样品相比. 平带电压的移动约为30mV。 可知在二氧化硅中引人氮以后，硼扩散带来的影 响减小，硼的扩散得到抑制 。

集成电子学

集成电子学

CMOS技术中MIS栅电极结构的演变Al栅重掺杂多 晶硅栅

金属栅

多晶硅-金 属硅化物栅

氮化的二 氧化硅栅

双搀杂 多晶硅栅

集成电子学

二、氮氧硅栅介质

目前，CMOS器件中已开始使用超薄氮氧硅 (SiOxNy,更准确地应称为掺氮的SiO2,或氮化二 氧化硅)替代传统的纯SiO2栅介质。 氮氧硅中含有氮可以抑制硼的扩散， SiO2-Si界面 附近含有少量的氮可以降低由热电子引起的界面退 化，提高器件的可靠性。 氮氧硅SiO2Ny的介电

常数在 ( SiQ2 ) 3.9和 ( Si3 N4 ) 7.8 之间随氮含量的多少成正比地变化。于是在相同的 等效栅氧化层厚度下，氮氧硅的物理厚度大于SiO2的， 相应地使泄漏电流有所降低。 但是SiO2-Si界面附近若存在大量的氮，则由于界面 缺陷态的增加和迁移率的降低而使器件的性能退化 。

集成电子学

Si-N-O系统的热动力学 图中包含四个相：Si、 SiO2(方石英和磷石 英)、Si3N4、Si2N2O。 SiO2为硅氧四面体结构， Si3N4为硅氮四面体结构， Si2N2O为略有畸变的 SiN3O型四面体结构。通 过用氮替换氧，可以实 现由SiO2到Si2N2O最终 到Si3N4的相变。

集成电子学

然而平衡条件下，在体材料中Si3N4相和SiO2相是不 可能共存的，这两个相总是被Si2NO相分隔开。 Si2N2O是Si-N-O系统中惟一稳定的热动力学结构。 在T=1400K时Si2N2O-SiO2相的边界，位于10-18atm 处。而目前的各种快速热退火设备中的氧分压大于 该值。于是在体SiO2中的氮不是热力学稳定的。 但实验上，在SiO2薄膜中是可以引入氮的，其主要 原因在于氮原子能够动态地陷在表面附近的反应区 内。此时的氮处于非平衡状态，但由非平衡态向平 衡态转变的速率很慢，于是一部分氮被陷。

集成电子学

氮氧硅栅介质层的制备 热氮化/退火法主要是指在N2O、NO等气氛中热 氧化生长SiO2,或将热氧化生长的SiO2通过在 N2O、NO、NH3和N2等气氛中退火引入氮的方法。 化学汽相淀积(CVD)、JVD(Jet Vapor Deposition)、原子层淀积(ALD:Atomic Layer Deposition)及等离子体氮化与低能N离子注入等 方法则统称为物理或化学淀积法。