利用DC进行逻辑综合_中文版(2)

CLK

Data_repuired_time

建立时间原理图

图中假定数据在一个时钟上升沿从DFF1的Q端发出，在下一个时钟上升沿从DFF2的D端捕获，那么数据经过组合逻辑的延迟到达D端必须要满足一定的要求。即数据不能太慢，否则在下一个时钟上升沿DFF2可能因为没有准备好而无办法捕获数据。这时我们把这种情况叫做setup时间异常。

保持时间原理图

图中假定数据在时钟的一个上升沿由DFF1发出，要在下一个时钟的上升沿从DFF2捕获，数据经过组合逻辑的延迟到达DFF2的数据输入端，此时数据不能来的太快否则可能在同一个时钟上升沿两个触发器都会对数据起作用，那么，很可能新的这个数据会将DFF2的前一个捕获的数据冲掉，这时我们叫发生了hold时间的异常。

因此，如果数据在一个时钟的上升沿从DFF1发出在第二个时钟上升沿用DFF2接受，那么，DFF2要能接受到稳定的数据必须满足以下要求：

1、数据从Q1到Q2不能太快否则DFF2上次接收的数据可能被冲掉（hold）

2、数据从Q1到Q2不能太慢，否则DFF2的时钟到来时可能数据无法接收（setup） 所以我们引入以下两个名词：

a).数据到达时间（data_arriral_time）：

就是数据到达下一级寄存器时相对于上一个时钟来说用了多少时间。它的计算方式是时钟从时钟源发起作为参照经过一定的延迟到达寄存器的时钟端，此时作为数据发送的参照，经过组合逻辑的若干延迟到达下一级寄存器的输入端，整个过程的总延迟时间即为数据到达时间。

b).数据需求时间（data_required_time）:

就是理论上数据在这个时间到达寄存器恰好可以正常工作的时间值，setup与hold计算data_requirel_time的取用值是不同的，计算setup的数据需求时

间时数据的延迟时间要尽量大一点，计算hold则相反。它的计算方式是时钟从时钟源发起作为参照经过一定的延迟到达寄存器的时钟端，再扣寄存器的setup/hold时间即得到了理论上的数据需求时间。

c).时间裕度（slack）

就是数据到达时间在满足数据需求时间后宽裕下来的量值。

Slack setup=data_repuired_time setup – data_arrival_time setup >0

否则出现（violated）

Slack hold = data_arrival_time hold – data_required_time hold >0

否则出现（violated）

我们的工作是如何用各种办法消除这种异常，使设计满足时序要求。

1．2．2 Synopsys工艺库与延迟计算方法

现今的EDA软件之所以可以进行综合及布局布线的自动化，正是由于各种工艺库的支持，Synopsys工艺库格式几乎成为了现今的工业标准，大多数布局布线工具对Synopsys的工艺库提供支持，对一个设计的综合来说，设计者对工艺库格式和延迟计算方法的理解是成功综合的关键。

很多设计者不太关心工艺库的各种细节，认为只要库中包含了各种单元，DC可以自动完成综合的全过程，其实不然，为了成功的优化一个设计，设计者必须清楚DC如何计算路径的延迟，这通常需要查看库中的各种线负载模型和单元的描述。因此，我们在这里讨论一下Synopsys工艺库的一些描述。

Sysnopsys工艺库是一个文本文件（通常具有扩展名.lib）它可以由库编译器（LC）编译生成一个二进制文件（具有扩展名.db），一般工艺库包含以下信息：

a) 库型

b) 库级属性

c) 环境描述

d) 单元描述

1．2．2．1 库型

库型定义了库的名字，接下来的是一系列对库的具体描述，它由一对花括号扩起，如下所示：

library(mylib) {/*start of library*/

…….

<library description>

……

}/* emd of library*/

建议库文件名与库名统一。

1．2．2．2 库级属性

库级属性是库的全局属性，它使用一套语句对库的特性进行说明，其中包含工艺类型、日期、版本和应用于整个库的默认值。

如下所示：

library(mylib) {

technology(cmos);

delay_model :table_lookup;

date :“Feb 29,2000”;

revision :“1.0”;

current_unit :“1A”；

time_unit :“1ns”;

voltage_unit :“1V”;

pulling_resistance_unit :“1kohm”;

capacitive_load_unit(1.0,pf);

default_inout_pin_cap :1.5;

default_input_pin_cap :1.0;

default_output_pin_cap :0.0;

default_max_fanout :10.0;

default_max_transition :3.0;

default_operating_conditions:NOMINAL

in_place_swap_mode :match_footprint;

……

…… }

1．2．2．3环境描述

环境描述定义了库中个模式变量的值，如：温度、电压、和制造工艺等。它由比例因数（scaling factors）、时序范围模型（timing range model）和操作条件（operation conditions） 三部分组成。另外，环境描述还包含线负载模型（wire-load model）的定义。这种模型在DC估算内连线的线延迟时使用。

1．2．2．3．1比例因数

比例因数或K因数是一系列系数，它们的引入是为了调整一些相关的延迟值，这些延迟值往往会因为PVT（工艺、电压、温度）的改变而改变。

如下所示：

k_process_fall_transition :1.0;

k_process_rise_transition :1.2 k_process_fall_propation :0.4;

k_process_rise_propagation :0.4;

k_temp_fall_transition :0.03;

k_temp_rise_transition :0.04;

k_temp_fall_propagation :1.2;

k_temp_rise_propagation :1.24;

k_volt_fall_transition :0.02;

k_volt_rise_transition :0.5;

k_volt_fall_propagation :0.9;

k_volt_rise_propagation :0.85;

1．2．2．3．2时序范围模型

时序范围模型提供了一种附加的计算信号到达时间的能力，信号的到达时间基于具体的操作条件。在DC进行设计优化判断时，Synopsys提供这种能力允许操作条件在一定范围内波动，并且在时序分析期间DC使用时序范围估计信号的到达时间。

如下所示：

timing_range(BEST) {

faster_factor :0.5;

slower_factor :0.6;

}

timing_range(WORST) {

faster_factor :1.2;

slower_factor :1.3;

}

1．2．2．3．3操作条件

操作条件的集合定义了一套关于工艺、温度、电压、和RC树模型的值，这

些值用于设计的综合和时序分析期间。一个工艺库正是使用这一整套操作条件来刻画它的特性。在综合和时序分析期间，如果指定了某一个操作条件集，那么DC使用K因数来调整基于具体操作条件的延迟值。库的开发者可能会定义许多操作条件，下面列出典型的几个操作条件集。

operating_conditions(WORST) {

process :1.3;

temperature:100.0;

voltage :2.75;

tree_type :worst_case_tree;

}

operating conditions(NOMINAL) {

process :1.0;

temperature:25.0;

voltage : …… 此处隐藏：3253字，全部文档内容请下载后查看。喜欢就下载吧 ……