南京理工 数字逻辑电路 数字电路课件首页

南京理工 数字逻辑电路 数字电路课件首页

南京理工 数字逻辑电路 数字电路课件首页

第一章 数字逻辑基础 第二章 逻辑门电路 第三章 组合逻辑电路 第四章 时序逻辑电路引论 第五章 时序逻辑电路的分析与设计 第六章 存储器和可编程逻辑器件 第七章 脉冲信号的产生与整形

南京理工 数字逻辑电路 数字电路课件首页

第一章. 第一章. 数字逻辑基础1.1 数制与BCD码 数制与BCD码1.1.1 常用数制 1.1.2 几种简单的编码

回目录

1.2 逻辑代数基础1.2.1 基本逻辑运算 1.2.2 复合逻辑运算 1.2.3 逻辑电平及正、负逻辑下一页

南京理工 数字逻辑电路 数字电路课件首页

1.2.4 基本定律和规则 1.2.5 逻辑函数的标准形式 1.2.6 逻辑函数的化简

回目录

上一页

南京理工 数字逻辑电路 数字电路课件首页

第二章. 第二章. 逻辑门电路2.1 晶体管的开关特性2.1.1 半导体二极管的开关特性 2.1.2 半导体三极管的开关特性 2.1.3 MOS管的开关特性 MOS管的开关特性

回目录

2.2 分立元件门电路2.2.1 二极管门电路 2.2.2 三极管门电路下一页

南京理工 数字逻辑电路 数字电路课件首页

2.3 TTL门电路 TTL门电路2.3.1 TTL与非门典型电路及其工作原理 TTL与非门典型电路及其工作原理 2.3.2 TTL与非门的电压传输特性 TTL与非门的电压传输特性 2.3.3 TTL与非门的静态输入与输出特性 TTL与非门的静态输入与输出特性 2.3.4 TTL与非门的动态特性 TTL与非门的动态特性 2.3.5 改进型TTL门电路 改进型TTL门电路 2.3.6 其它类型的TTL门电路 其它类型的TTL门电路

回目录

2.4 ECL门电路 (Emitter Coupled Logic) ECL门电路2.4.1 ECL门电路的工作原理 ECL门电路的工作原理

上一页 下一页

南京理工 数字逻辑电路 数字电路课件首页

2.4.2 ECL门电路的主要特点 ECL门电路的主要特点

回目录

2.5 MOS门电路 MOS门电路2.5.1 NMOS门电路 NMOS门电路 2.5.2 CMOS门电路(Complementary Symmetry MOS) CMOS门电路

2.6 TTL与CMOS电路的接口 TTL与CMOS电路的接口

上一页

南京理工 数字逻辑电路 数字电路课件首页

第三章. 第三章. 组合逻辑电路3.1.1 组合电路的一般分析方法 3.1.2 组合电路的一般设计方法

回目录

3.1 由基本逻辑门构成的组合电路的分析和设计

3.2 MSI构成的组合逻辑电路 MSI构成的组合逻辑电路3.2.1 自顶向下的模块化设计方法 3.2.2 编码器 3.2.3 译码器下一页

南京理工 数字逻辑电路 数字电路课件首页

3.2.4 数据选择器 3.2.5 数据分配器 3.2.6 算术运算电路 3.2.7 数值比较器

回目录

3.3 组合电路设计举例: 算术逻辑单元(ALU) 组合电路设计举例: 3.4 组合逻辑电路中的冒险3.4.1 产生冒险的原因 3.4.2 消去冒险的方法 消去冒险的方上一页

南京理工 数字逻辑电路 数字电路课件首页

第四章. 第四章. 时序逻辑电路引论4.1 时序逻辑电路的基本概念4.1.1 4.1.2 时序逻辑电路的结构模型 状态表和状态图

回目录

4.2 存储器件 4.3 锁存器4.3.1 4.3.2 RS锁存器 RS锁存器 门控RS锁存器 门控RS锁存器下一页

南京理工 数字逻辑电路 数字电路课件首页

4.3.3

D锁存器

回目录

4.4 触发器4.4.1 4.4.2 主从触发器 边沿触发器

4.5 触发器逻辑功能的转换4.5.1 代数法 4.5.2 图表法

4.6 触发器应用举例

上一页

南京理工 数字逻辑电路 数字电路课件首页

第五章. 第五章. 时序逻辑电路的分析与设计5.1 M

SI构成的时序逻辑电路 MSI构成的时序逻辑电路5.1.1 寄存器和移位寄存器 5.1.2 计数器 5.1.3 移位寄存器型计数器回目录

5.2 时序逻辑电路的分析方法5.2.1 同步时序逻辑电路的分析方法 5.2.2 异步时序逻辑电路的分析方法下一页

南京理工 数字逻辑电路 数字电路课件首页

5.3 同步时序逻辑电路设计方法5.3.1 用SSI设计同步时序逻辑电路 SSI设计同步时序逻辑电路 5.3.2 用MSI设计同步时序逻辑电路 MSI设计同步时序逻辑电路

回目录

上一页

南京理工 数字逻辑电路 数字电路课件首页

第六章. 第六章. 存储器和可编程逻辑器件6.1 存储器6.1.1 ROM (Read-Only Memory) (Read6.1.2 随机存取存储器 (RAM)回目录

6.2 可编程逻辑器件(PLD) 可编程逻辑器件(6.2.1 可编程阵列逻辑(PAL) 可编程阵列逻辑(PAL) 6.2.2 通用阵列逻辑(GAL) 通用阵列逻辑(GAL) 6.2.3 PLD的开发过程 PLD的开发过程

6.3 VHDL语言 VHDL语言

下一页

南京理工 数字逻辑电路 数字电路课件首页

6.3.1 VHDL基本结构与语法 VHDL基本结构与语法 6.3.1.1 VHDL的组成 VHDL的组成 6.3.1.2 实体(Entity) 实体( 6.3.1.3 结构体 (Architecture) 6.3.1.4 程序包 (Package) 与 USE 语句 6.3.1.5 库 (Library) 6.3.1.6 VHDL运算符 VHDL运算符 6.3.1.7 数据对象 6.3.1.8 VHDL常用语句 VHDL常用语句

回目录

下一页 上一页

南京理工 数字逻辑电路 数字电路课件首页

6.3.1.9 元件及元件例化 6.3.1.10 配置 (configuration) 6.3.1.11 子程序 6.3.1.12 其他：属性、时钟的表示 6.3.1.13 VHDL的模板 VHDL的模板 6.3.1.14 常见错误 6.3.1.15 保留字

上一页