数字电子技术（一）实验指导书13-14-2(4)

74LS00 二输入四与非门 １片 74LS74 双Ｄ触发器 １片 74LS76 双Ｊ—Ｋ触发器 １片

三、 实验预习

１． 预习教材有关触发器的内容，熟悉74LS74的引脚功能。

２． 预习Ｒ—Ｓ触发器、Ｊ—Ｋ触发器、Ｄ触发器的逻辑功能，并画它们的状态表。 ３． Ｊ—Ｋ触发器和Ｄ触发器触发方式有何不同？

４． 预习用Ｊ—Ｋ触发器、Ｄ触发器组成的两位二进制加法计数器。

四、 实验内容和步骤

１．测试基本RS触发器的逻辑功能

表4—1 输入状态 RD’

图4—1

12

输出状态 Q Q’ SD’ 用74LS00中的两个与非门按图4—1接线，输入端SD’、RD’接逻辑电平开关，

输出端Q、Q’接电平显示发光二极管。当输入端的高低电平分别为表4—1所示的状态时，观察输出端发光二极管的发光情况，将结果记录于表4—1中。验证其逻辑功能是否正确。

2．测试JK触发器的逻辑功能

选用74LS76中的一个JK触发器如图4—2所示，输入端RD’、 SD’、J、K接逻辑电平开关，CI接脉冲输入端，输出端Q、Q’接电平显示发光二极管。

（1）置位和复位功能的测试

表4—2

CLK J K RD’ SD’ Q’

╳ ╳ ╳ 0 1 ╳ 图4—2

（2）JK触发器逻辑功能的测试

╳ ╳ 1 0 将触发器置“1”状态，当J、K分别为表4—3的状态时，CI端输入单脉冲，

表4—3

测 试 条 件 J、K 端 状 态 J 1 K 1 0 1 1 0 0 1 0 1 0 1 0 0 0

13

输 出 状 态 CI端触发脉冲变化后触发器状态 触发器原状态 CI由1→0 Q 1 Q* CI由0→1 Q* （a） 观察输出端的变化，将结果记录于表4—3中。 （b）将触发器置“0”状态，重复上述步骤（a）。

（3）JK触发器的计数功能

将JK触发器接成计数状态（J=K=1），CI端加可调的连续脉冲，用示波器观察输出端的波形，画出相应的波形图。

3．D触发器逻辑功能的测试

选用74LS74中的一个D触发器，如图4—3所示。图中RD’、 SD’分别为置“0”端和置“1”端，CLK为时钟脉冲输入端。

（1）将触发器置“0”。改变D的状态，当单脉冲CI由0变1和由1变0时，触发器的状态如何变化？将测试结果记录于表4—4中。

（2）将触发器置“1”。重复上述步骤，将测试结果记录于表4—4中。

表4—4

测 试 条 件 D 端 状 态 D 0 1

图4—3

4．JK触发器的应用

1 1 0 输 出 状 态 触发器CI端触发脉冲变化后触发器状态 原状态 CI由1→0 CI由0→1 Q 0 Q* Q* 图4—4

14

（1）图4—4所示的电路是用74LS76中的两个JK触发器联接而成的，试分析此电路的逻辑功能。

（2）按图4—4接线。接通电源，将两触发器清零，在脉冲输入端输入单脉冲，观察发光二极管的变化情况，同时用示波器观察此时两触发器1Q、2Q的输出状态，将结果填于表4—5中。验证是否与理论相一致。

表4—5

输 出 端 状 态 输 入 脉 冲 数 1Q 0 1 2 3 4 2Q 五、 注意事项

74LS76的电源和地的引脚位置与一般的74系列芯片位置不同，接线后应仔细核查引脚的接线是否正确。

七、 实验报告要求

1．整理实验数据并填表，总结3种双稳态触发器的逻辑功能。

2．试用JK触发器、D触发器组成4位异步二进制加法计数器和减法计数器。 3．试画出图4—4电路的输出波形图。

15