数字电子技术（一）实验指导书13-14-2(2)

实验二 译码器和数据选择器

一、实验目的：

1.熟悉集成译码器的工作原理。

2.了解用集成译码器组成不同的扩展电路。 3.掌握数据选择器的逻辑功能和使用方法 4.熟悉数字电路实验箱、数字万用表的使用方法。

二、实验设备：

1.SXJ-3C数字电路学习机 2.数字万用表

3.器件：74LS00一片 74LS139一片 74LS153一片

三、实验预习：

1.复习各种译码器和数据选择器的工作原理。

2.查出实验所用集成电路的外引脚线排列图，熟悉其引脚线位置及各引脚线用途。

四、实验内容：

1.译码器功能测试

将74LS139 译码器按图2-1接线，其中，1、2、3、脚分别接电平开关，4、5、6、7脚接发光二极管，按表2-1所示输入电平的状态分别置位，观察输出端的状态，将结果填入表

5V

表2-1

Y0 Y1 Y2 Y3 174LS139 2 S A A

01输入 控制 选择 输出 S1? 1 0 0 0 0

A1 A0 Y0? Y1? Y2? Y3? × 0 0 1 1 × 0 1 0 1 S1?

图2-1

2-1中。并验证该逻辑功能是否正确。

2.2-4线译码器的扩展

将双2-4线译码器转换为3-8线译码器。选用74LS139和74LS00芯片各一片，按图2-2

6

接线，其中，输出端Y0?、Y1?、Y2?、

5V

Y0? Y1? Y2? Y3? Y4? Y5? Y6? Y7?

Y3?、Y4?、Y5?、Y6?、Y7?接发光二极

管，输入端K1、K2、

1Y0 1Y1 1Y2 1Y3 2Y0 2Y1 2Y2 2Y3

74LS139

S1 1A1 1A0

S2 2A1 2A0

K3接电平开关。注意：芯片

74LS139和74LS00都要连接电源和地。按表3-2输入端的状态分别置位，观察输出端的状态，将结果填入表2-2中，并分析3-8线译码器的逻辑功能。

3.数据选择器的功能测试

输入 控制端 选择 S1?

K1 K2 K3

图2-2

表2-2

输出 K1 0 0 0 0 1 1 1 1 K2 K3 Y0? Y1? Y2? Y3? Y4? Y5? Y6? Y7? 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 ?、将双4选1数据选择器74LS153按图2-3的引脚接线,其中控制端S1地址输入端A1和

A0、数据输入端D3、D2、D1和D0分别接电平开关。输出端Y1接发光二极管。当输入端

的电平开关按表2-3改变时，观察输出端的状态，填入表2-3中。并分析数据选择器的逻辑功能。

7

表2-3 输入 控制端 地址输入 5V

数据输入 输出 D3 D2 D1 D0

S1? 1 0 0 0 0 0 0 0 A1 × 0 0 0 0 1 1 1 1 A0 D3 D2 D1 D0 × 0 0 1 1 0 0 1 1 × × × × × × × 0 1 × × × × × 0 1 × × × × × 0 1 × × × × × 0 1 × × × × × × Y1 D13 D12 D11 D10

174LS153 2S1 A1 A0

Y1S1?

图2-3

0 五、实验报告：

1.写出实验目的、实验仪器和实验步骤。

2.按各步骤要求填表,并分析译码器和数据选择器的逻辑功能。 3.回答思考题。

六、思考题

1.在译码器中，说出控制端的作用？

?=0的情况下，74LS139 译码器的输出端Y0?、Y1?、Y2?、Y3?与选择端A1 2.在控制端S1A0的关系是什么？

?=0的情况下，双4选1数据选择器74LS153在地址输入端A1和A0的不3.在控制端S1同状态下输出端Y1的状态与数据输入端D3、D2、D1和D0的哪一路相同？

8

实验三 中规模组合逻辑电路的应用

一、实验目的

1. 进一步熟悉中规模集成数据选择器的功能及应用， 2. 掌握用中规模集成芯片实现其它逻辑功能的方法。

二、实验原理

数据选择器是常用的组合逻辑部件之一。它由组合逻辑电路对数字信号进行控制来完成较复杂的逻辑功能。它有若干个数据输入端D0、D1、?，若干个地址端A0、A1、?和一个输出端Y0。在地址端加上适当的信号，即可从多个输入数据源中将所需的数据信号选择出来，送到输出端。

中规模集成芯片74LS153为双四选一数据选择器，引脚排列如图3-1所示，其中D0，D1，D2，D3为四个数据输入端，Y为输出端，A1，A0为地址端，同时控制两个四选一数据选择器的工作，S’为工作状态选择端(或称使能端)。74LS153的逻辑功能如表3-1所示，当S’=1时电路不工作，此时无论A1、A0处于什么状态，输出Y总为零，即禁止所有数据输出，当S’=0时，电路正常工作，被选择的数据送到输出端。

表3-1

输 入 S’ A1 1 × 0 0 0 0 0 1 0 1 图3-1 74LS153引脚排列

A0 × 0 1 0 1 输 出 Y 0 D0 D1 D2 D3 中规模集成芯片74LS151为八选一数据选择器，引脚排列如图3-2所示。其中D0-D7

为数据输入端，Y=W’为输出端，A2、A1、A0为地址端，74LS151的逻辑功能如表3-2所示。

用数据选择器可以产生任意组合的逻辑函数，因而用数据选择器构成函数发生器方法简便，线路简单。对于任何给定的三输入变量逻辑函数均可用四选一数据选择器来实现，同时对于四输入变量逻辑函数可以用八选一数据选择器来实现。

9

表3-2

输 入 S’ 1 0 0 0 0 0 0 0 0 图3-2 74LS151引脚排列

输 出 Y 0 D0 D1 D2 D3 D4 D5 D6 D7 W 1 D0’ D1’ D2’ D3’ D4’ D5’ D6’ D7’ A2 A1 A0 × × × 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 三、实验设备与器件

1. SXJ-3型模拟、数字学习机一台 2. 双四选一数据选择器74LS153 2片 八选一数据选择器74LS151 1片

四、实验预习

1. 复习数据选择器有关内容。

2. 分别设计用四选一数据选择器和八选一数据选择器实现三人表决的电路, 画出接线图，列出测试表格。

3. 设计并画出用四选一数据选择器和相应门电路构成十六选一的电路。

五、实验内容

(一) 用74LS153实现下列功能 1. 构成全加器

A、B和CI为加数、被加数和低位来的进位，全加器的和数S及向高位的进位CO的逻辑方程为

S=A’B’CI+A’BCI’+AB’CI’+ABCI CO=A’BCI+AB’CI+ABCI’+ABCI

图3-3为用74LS153实现全加器的接线图，按图连接实验电路，测试全加器的逻辑功能，记录之。

图 3-3 全加器

10