计算机组成原期末考试复习题，样卷，练习题（含答案） - 图文(3)

问：(1)需要几片这种存储芯片?

(2)存储器共需要几位地址线?是哪几位地址线? (3)加至各芯片的地址线是哪几位?

(4)用于产生片选信号的地址线是哪几位(译码法)? 答：（1）共需8片

（2）共需要14位地址：A13-A0

(3) A10-A0

(4)A13，A12，A11 1．设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号，用R/W作读写控制信号，现有下列存储芯片：

RAM：1K×8位、2K×4位、4K×8位 ROM：2K×8位、4K×8位

以及74138译码器和各种门电路（自定），画出CPU与存储器连接图。要求： （1）最大4K地址空间为系统程序区，与其相邻2K地址空间为用户程序区。 （2）合理选用上述存储芯片，说明各选几片？写出每片存储芯片的地址围。 （3）详细画出存储芯片的片选逻辑。

AiA0CSAiOEWEA0CSPD/ProgrROMRAMDnG1G2AG2BCBAD0Y7Y6

DnD0

OE允许输出 WE允许写 Y0

74138

2． CPU结构如下图所示，其中有一个累加寄存器AC、一个状态条件寄存器和其他4个寄存器，各部件之间的连线表示数据通路，箭头表示信息传送方向。 （1） 标明4个寄存器的名称。

（2） 简述指令从主存取出送到控制器的数据通路。

（3） 简述数据在运算器和主存之间进行存取访问的数据通路

答：（1）：a为数据缓冲寄存器DR，b为指令寄存器IR，c为主存地址寄存器，d为程序计数器PC。 （2）：主存—缓冲寄存器DR—指令寄存器—操作控制器 （3）：存储器读：M-DR-ALU-AC 存储器写：AC-DR-M

2．设计算机的CPU数据通路及其与存储器的连接结构如下图所示，其中，R0～R3为通用寄存器，IR为指令寄存器，PC为程序计数器，SP为堆栈指针，C和D为暂存器，MAR为存储器地址寄存器，MDR为存储器数据缓冲寄存器，AB为地址总线，DB为数据总线，CB为控制总线。

试写出指令LOAD R1，(R2)的执行流程。指令功能为数据传送操作，其中，R1为采用寄存器寻址的目的操作数，(R2)为采用寄存器间接寻址的源操作数。

附加练习：

1． 在机器数______中，零的表示形式是唯一的。 A 原码 B 补码 C 移码 D 反码

2.若十进制数为-80，则其对应的8位补码[X]补为( ) A.11010000 B.10110000 C.10101111 D.01010000 3.在计算机中磁盘存储器一般用作( ) A.主存 B.高速缓存 C.辅存 D.只读存储器

4.为了减少指令中的地址个数，采用的有效办法是( ) A.寄存器寻址 B.立即寻址 C.变址寻址 D.隐地址 5.组合逻辑控制器与微程序控制器相比( )

A.组合逻辑控制器的时序系统比较简单 B.微程序控制器的时序系统比较简单 C.两者的时序系统复杂程度相同

D.微程序控制器的硬件设计比较复杂

6.采用双符号位表示带符号数时，发生正溢的特征是双符号位为( ) A.00 B.0l C.10 D.11

7.若八进制数为52，则其对应的十进制数为( ) A.52 B.44 C.42 D.32

8.二进制补码定点小数1.101表示的十进制数是( ) A.+1.625 B.-0.101 C.-0.375 D.-0.625

9.用1K×4的存储芯片组成4KB存储器，需要几片这样的芯片?( ) A.8片 B.4片 C.2片 D.1片 10.一地址指令是指( ) A.只能对单操作数进行加工处理 B.只能对双操作数进行加工处理

C.既能处理单操作数也能处理双操作数 D.必须隐含提供另一个操作数 11.微程序存放在( ) A.堆栈存储器中 B.主存储器中 C.控制存储器中 D.辅助存储器中 12.CPU响应DMA请求的时间是( ) A.必须在一条指令执行完毕时 B.必须在一个总线周期结束时C.可在任一时钟周期结束时 D.在判明没有中断请求之后 13.在同步控制方式中( ) A.每个时钟周期长度固定 B.各指令的时钟周期数不变 C.每个工作周期长度固定 D.各指令的工作周期数不变 14.CPU响应中断请求( ) A.可在任一时钟周期结束时 B.可在任一总线周期结束时 C.可在一条指令结束时 D.必须在一段程序结束时 15.串行接口是指( )

A.接口与系统总线之间为串行传送 B.接口与外设之间为串行传送C.接口的两侧都为串行传送 D.接口内部只能串行传送