多功能数字时钟的设计毕业设计(5)

?数据保留时间：10年 ?全静态工作：0Hz-24MHz ?三级程序存储器锁定 ?128×8位内部RAM ?32可编程I/O线 ?两个16位定时器/计数器 ?5个中断源 ?可编程串行通道 ?低功耗的闲置和掉电模式

?片内振荡器和时钟电路 管脚说明：

VCC：供电电压。 GND：接地。

P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。

P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平

时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。

P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对

外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2

口在FLASH编程和校验时接收高八位地址信号和控制信号。

P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。

11

P3口也可作为AT89C51的一些特殊功能口，如下所示： 口管脚 备选功能

P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 /INT0（外部中断0） P3.3 /INT1（外部中断1） P3.4 T0（记时器0外部输入 P3.5 T1（记时器1外部输入） P3.6 /WR（外部数据存储器写选通） P3.7 /RD（外部数据存储器读选通）

P3口同时为闪烁编程和编程校验接收一些控制信号。

RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。

ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。

/PSEN：外部程序存储器的选通信号。在由外部程序存储器取值期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。

/EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。

XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。 振荡器特性:

XTAL1和XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为

12

片内振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件，XTAL2应不接。有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。

13

3.2 DS1302简介

DS1302 是美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟芯片，它可以对年、月、日、周日、时、分、秒进行计时，且具有闰年补偿功能，工作电压宽达2.5～5.5V。时钟可工作在24小时格式或12小时（AM/PM）格式。 DS1302与单片机的接口使用同步串行通信，仅用3条线与之相连接。可采用一次传送一个字节或突发方式一次传送多个字节的时钟信号或RAM数据。DS1302内部有一个31×8的用于临时性存放数据的RAM寄存器。DS1302是DS1202的升级产品，与DS1202兼容，但增加了主电源／后背电源双电源引脚，同时提供了对后背电源进行涓细电流充电的能力。

3.2.1 DS1302引脚功能与内部结构

DS1302的引脚功能如表1所示，外形及内部结构如图3.1所示：

表3.1 DS1302引脚功能表

引脚号 1 2、3 引脚名称 VCC2 主电源 功能 X1、X2 振荡源，外接32768Hz晶振 4 5 6 GND RST I/O 地线 复位/片选线 串行数据输入/输出端（双向） 7 8

SCLK VCC1 串行时钟输入端 后备电源 14

图3.1 DS1302管脚图及内部结构图

3.2.2 DS1302的控制字

DS1302的控制字节如图3.2所示：

7 6 5 4 3 2 1 0

RAM 1 A4 A3 A2 A1 A0 K RAM CK 图3.2 DS1302控制字节的含义

控制字节的最高有效位（位7）必须是逻辑1，如果它为0，则不能把数据写入到DS1302中。位6如果为0，则表示存取日历时钟数据，为1表示存取RAM数据;位5至位1指示操作单元的地址;最低有效位（位0）如为0表示要进行写操作，为1表示进行读操作，控制字节总是从最低位开始输出。

15