数控车床自动回转刀架机电系统设计（含CAD图纸）(7)

40根引脚按其功能可分为三类： 1. 电源线2根：

Vcc：编程和正常操作时的电源电压，接+5V。 Vss：地电平。 2. 晶振：2根

XTAL1：振荡器的反相放大器输入。使用外部震荡器是必须接地。 XTAL2：振荡器的反相放大器输出和内部时钟发生器的输入。当使用外部振荡器时用于输入外部振荡信号。

3. I/O口共有p0、p1、p2、p3四个8位口，32根I/O线，其功能如下： P0.0～P0.7 （AD0～AD7）

是I/O端口O的引脚，端口O是一个8位漏极开路的双向I/O端口。在存取外部存储器时，该端口分时地用作低8位的地址线和8位双向的数据端口。（在此时内部上拉电阻有效）

1) P1.0～P1.7

端口1的引脚，是一个带内部上拉电阻的8位双向I/O通道，专供用户使用。

2) P2.0～P2.7 （A8～A15）

端口2的引脚。端口2是一个带内部上拉电阻的8位双向I/O口，在访问外部存储器时，它输出高8位地址A8～A15

3) P3.0～P3.7

端口3的引脚。端口3是一个带内部上拉电阻的8位双向I/O端口，该口的每一位均可独立地定义第一I/O口功能或第二I/O口功能。作为第一功能使用时，口的结构与操作与P1口完全相同，第二功能如下所示：

P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 （外部中断） P3.3 （外部中断）

P3.4 T0（定时器0外部输入） P3.5 T1（定时器1外部输入） P3.6 （外部数据存储器写选通）

27

4.2.2 静态存储器6264的特性

6264是一种8K×8的静态存储器，其内部组成，主要包括512×128的存储器矩阵、行／列地址译码器以及数据输入输出控制逻辑电路。地址线13位，其中A12～A3用于行地址译码，A2～A0和A10用于列地址译码。在存储器读周期，选中单元的8位数据经列I/O控制电路输出；在存储器写周期，外部8位数据经输入数据控制电路和列I／O控制电路，写入到所选中的单元中。6264有28个引脚，采用双列直插式结构，使用单一＋5 V电源。其引脚功能如下：

A12～A0（address inputs）：地址线，可寻址8KB的存储空间。 D7～D0（data bus）：数据线，双向，三态。

OE（output enable）：读出允许信号，输入，低电平有效。 WE（write enable）：写允许信号，输入，低电平有效。

CE1（chip enable）：片选信号1，输入，在读/写方式时为低电平。 CE2（chip enable）：片选信号2，输入，在读/写方式时为高电平。 VCC：+5V工作电压。 GND：信号地。

其操作方式由OE，WE， CE1 ， CE2共同作用决定：

写入：当WE和CE1为低电平，且OE和CE2为高电平时，数据输入缓冲器打开，数据由数据线D7～D0写入被选中的存储单元。

读出：当OE和CE1为低电平，且WE和CE2为高电平时，数据输出缓冲器选通，被选中单元的数据送到数据线D7～D0上。

保持：当CE1为高电平，CE2为任意时，芯片未被选中，处于保持状态，数据线呈现高阻状态。

4.2.3 2764只读存储器的特性

2764是8K*8字节的紫外线镲除、电可编程只读存储器，单一+5V供电，工作电流为75mA，维持电流为35mA，读出时间最大为250nS，28脚双列直插式封装。各引脚的含义为：

1) A0一A12：13根地址输入线。用于寻址片内的8K个存储单元。 2) D0～D7：8根双向数据线，正常工作时为数据输出线。编程时为数据输

入线。

3) OE：输出允许信号。低电平有效。当该信号为0时，芯片中的数据可由

28

D0～D7端输出。

4) CE：选片信号。低电平有效。当该信号为0时表示选中此芯片。． 5) PGM:编程脉冲输入端。对EPROM编程时，在该端加上编程脉冲。读操

作时该信号为1。

6) VPP：编程电压输入端。编程时应在该端加上编程高电压，不同的芯片对

VPP的值要求的不一样，可以是+12.5V，+15V，+21V，+25V等。 说明：

EPROM的一个重要优点是可以擦除重写，而且允许擦除的次数超过上万次。一片新的或擦除干净EPROM芯片，其每一个存储单元的内容都是FFH。要对一个使用过的EPROM进行编程，则首先应将其放到专门的擦除器上进行擦除操作。擦除器利用紫外线光照射EPROM的窗口，一般经过15-20min即可擦除干净。擦除完毕后可读一下EPROM的每个单元，若其内容均为FFH，就认为擦除干净了。 4.2.4 可编程并行I/O接口芯片8255的特性

8255是一个并行输入/输出的LSI芯片，多功能的I/O器件，可作为CPU总线与外围的接口。

具有24个可编程设置的I/O口，即使3组8位的I/O口为PA口，PB口和PC口。它们又可分为两组12位的I/O口，A组包括A口及C口(高4位，PC4~PC7)，B组包括B口及C口(低4位，PC0~PC3)。A组可设置为基本的I/O口，闪控(STROBE)的I/O闪控式，双向I/O3种模式；B组只能设置为基本I/O或闪控式I/O两种模式，而这些操作模式完全由控制寄存器的控制字决定。

8255引脚功能：

RESET：复位输入线，当该输入端处于高电平时，所有内部寄存器（包括控制寄存器）均被清除，所有I/O口均被置成输入方式。

CS：芯片选择信号线，当这个输入引脚为低电平时，即/CS=0时，表示芯片被选中，允许8255与CPU进行通讯；/CS=1时，8255无法与CPU做数据传输。

RD：读信号线，当这个输入引脚为低跳变延时，即/RD产生一个低脉冲且/CS=0时，允许8255通过数据总线向CPU发送数据或状态信息，即CPU从8255读取信息或数据。

WR：写入信号，当这个输入引脚为低跳变延时，即/WR产生一个低脉冲且

29

/CS=0时，允许CPU将数据或控制字写入8255。

D0～D7：三态双向数据总线，8255与CPU数据传送的通道，当CPU 执行输入输出指令时，通过它实现8位数据的读/写操作，控制字和状态信息也通过数据总线传送。

8255具有3个相互独立的输入/输出通道端口，用+5V单电源供电，能在以下三种方式下工作。

方式0——基本输入输出方式； 方式1——选通输入/出方式； 方式2——双向选通输入/输出方式；

PA0～PA7:端口A输入输出线，一个8位的数据输出锁存器/缓冲器，一个8位的数据输入锁存器。工作于三种方式中的任何一种；PB0～PB7：端口B输入输出线，一个8位的I/O锁存器，一个8位的输入输出缓冲器。 不能工作于方式二；PC0～PC7:端口C输入输出线，一个8位的数据输出锁存器/缓冲器，一个8位的数据输入缓冲器。端口C可以通过工作方式设定而分成2个4位的端口，每个4位的端口包含一个4位的锁存器，分别与端口A和端口B配合使用，可作为控制信号输出或状态信号输入端口。不能工作于方式一或二。

A1、A0：地址选择线，用来选择8255的PA口、PB口、PC口和控制寄存器。当A1=0、A0=0时，PA口被选择；当A1=0、A0=1时，PB口被选择；当A1=1、A0=0时，PC口被选择；当A1=1、A0=1时，控制寄存器被选择。

设控制系统的CPU为80C31单片机，扩展8255芯片作为回转刀架的收信与发信控制，设计电路图如图4-4所示。

30

图4-4 设计电路图

已知8255芯片的控制口地址为2FFFH，则基于流程图的汇编程序清单如下： T01： MOV DPTR， #2FFEH ；指向8255的PC口 MOVX A， @DPTR ；读取PC口的内容 JNB ACC.4， TEND ；测试PC4=0？若是，则说明1#已在工作位置，程序转到TE …… 此处隐藏：1852字，全部文档内容请下载后查看。喜欢就下载吧 ……