ad9954编程注意事项和寄存器介绍(2)

SYNC_CLK信号在SYNC_CLK引脚上有输出。这样使得外部硬件和系统通过系统内部的时钟同步。

I/O更新信号和SYNC_CLK信号，是用作把内部缓存里面的数据发送到控制寄存器里。他们可以保证使用者在修改数据字的时候是在一个稳定的连续的脉冲条件下。（保证时序的正确）

23号图和24号图对同步，I/O更新通讯时序进行了描述。 这些时序中需要注意的是以下几个方面：

1）、i/o 更新信号是边沿检测信号，这个信号没有对时间长度的约束，但是最小的低电平周期是一个SYNC_CLK 时钟周期。

2）、I/O UPDATE引脚在SYNC_CLK 的上升沿置高和保持。设置和保持规范查阅TABLE 2. 从PDf24页左下开始： 操作实例：（example operation）

作为一个示例，给幅度比例因子（ASF）寄存器写一个最大值一半的刻度值。首先计算出0.5对应的二进制数值。因为ASF是16位宽的数据，所以等效的的数值应该是0x80。然后，如果是高位在前模式（MSB），发出一个指令字节0x02(ASF的内存地址是00010b),通过这个指令，内部控制器选择对应的内存地址的寄存器，然后发现ASF是2byte宽，串口计数器设置为16（应该是自动的），然后开始等待SCLK的16个上升沿，然后依次从SDIO读取10000000 00000000.

在低位在前的模式（LSB）下修改ASF寄存器的值基本上和MSB

模式下一样，不过数据是相反的。00000000 00000001.

RAM串口操作

通过串口操作的方法是和其他串口通讯基本上一致的，但是读取的8位单元（byte）的数量是通过内存地址的开始地址到截至地址之间的长度定义的。内存段控制字（RSCW）。结束地址是I/O传输的最高位，开始内存地址是I/O传输的最低位。（所以这里要考虑你的传输模式是MSB,还是LSB，根据情况修改传输数据的时序。）

通过设置CFRI《8》，RAM I/O支持LSB和MSB这两种模式。MSB模式时第一个字节（byte 8位）是整个内存地址的最高位，接下来的三个字是依次组合成接下来的3个字节（byte 8位）是对较低的三个字节依次进行设置。LSB模式刚好相反。（PDF对这里描述比较烦琐而且重复，就没有继续翻译了，有疑问的可以自己查阅PDF或者联系我们。） 串口操作注意事项

? 设置的改变在对CFR1<9:8>这个寄存器写值之后就马上实现了。如果是多字节的写指令，对这两个寄存器位写指令应该是在整个通信周期的中间。（所以应该对剩下的字节改变量后进行依次重新书写CFR1，以保证整个修改全部刷新---括号里面是我自己的理解，希望大家有选择的读取）。

? 系统必须保证时钟同步以保证AD9954可以识别每个外部逻辑控制字。比如，如果系统发送一个指令字节去修改一个2-byte（16位）的寄存器，但是对SCLK产生了3个字节（24

次）的脉冲，即产生了多余的24个脉冲，那么通讯同步就丢失了。这种情况下，最开始的16个SCLK上升沿里面读取的数据被存储进了你所选择的寄存器，但是后面的八个上升沿则会被AD9954理解为下一个指令字节。为了防止AD9954和系统之间的不同步，IOSYNC这个引脚可以对AD9954的串口状态控制器进行重启。

? 如果要对RAM profile进行读取那么必须操作PROFILE控制引脚（PS1和PS0）。通过对PS1和PS0的设置可以片选你所需要的RAM寄存器。然后进行读取。 指令字节

指令字节包括以下信息：

Msb D6 D5 D4 D3 D2 D1 LSB R/w x x a4 a3 a2 a1 a0 这里是一个草图，具体请查阅PDF.

R/W :这一位是控制是对内存地址的写操作还是对内存地址的读操作的。

R就是读，w就是写 1：读 0 ：写 X，x：d6，d5这两位可以不用关心。

a4 a3 a2 a1 a0：这里是对所要操作的内存地址进行设置。 每个存储器所对应的内存地址请在内存框图上查找。（参考PDF表12，13） 内存地址框图及介绍

图12和13是内存地址的框图。可用的内存地址是由linear sweep enable bit位决定的。

有些寄存器的内存地址可能会由于操作模式的不同有所改变。特别的是：0x07，0x08，0x09，0x0a这几个寄存器会受到影响。因为linear sweep operation （直译 直线扫描操作）的优先级高于RAM操作。AD公司建议在linear sweep被使能的情况下，通过bitCFR1<31>把RAM操作禁止。通过对CFR1<21> 的设置去保证电源（conserve power）.串口地址数与每个寄存器关联，”<>”这个符号描述了特殊位和位的范围。比如：<3>指的是第三位（bit 3），<7:3>指的是这个范围是bit7到bit3之间。

CFR1<21> 直线扫描和RAM操作控制位。 0 ： RAM 操作模式。 1 ： 直线扫描操作模式。 寄存器控制位描述

接下来是图12.13 请参考PDF 这里就不再列出。 寄存器控制功能NO.1

CFR1被用来控制多种功能，并且控制AD9954的模式。每位的功能。 CFR1<31>:RAM使能位

CFR1<31>=0（默认）：RAM不能被操作。单音操作模式或者直线扫描模式被允许。

CFR1<31>=1：RAM允许被操作。正常存取控制操作被 RSCW模式控制位 控制为了电流分布。

CFR1<31>: RAM Enable Bit

CFR1<31> = 0 (default). The RAM is disabled for operation. Either single-tone mode of operation or linear sweep mode of operation is enabled.

CFR1<31> = 1. The RAM is enabled for operation. Access control for normal operation is controlled CFR1<30>:RAM目标位

如果CRF<31>被清空，CRF<30>被忽略。

CFR1<30>=0（默认）：如果CFR1<31>被设置，RAM输出驱动相位累加器（提供FTW）。

CFR1<30>=1。如果CFR1<31>被设置，RAM输出驱动相位加法器（POW）。 CFR1<30>: RAM Destination Bit

If CFR1<31> is cleared, CFR1<30> is ignored.

CFR1<30> = 0 (default). If CFR1<31> is set, the RAM output drives the phase accumulator (provides the FTW).

CFR1<30> = 1. If CFR1<31> is set, the RAM output drives the phase-offset adder (POW). CFR1<29:27>:内部板型控制

这些位引起板型位被忽略，当RAM被使用并且使AD9954进入自动板型循环序列，这个序列允许使用者执行频率/相位的合成扫描，扫描不需要外部输入。参看内部板型控制段的更多资料。 CFR1<29:27>: Internal Profile Control Bits