微电子工艺2010试卷 张建国

………密………封………线………以………内………答………题………无………效……

电子科技大学二零零 至二零学年第 二 学期期 末 考试

微电子工艺 课程考试题 卷（120分钟） 考试形式： 开卷 考试日期 200 年 月 日

课程成绩构成：平时 分， 期中 分， 实验 分， 期末 分

一、简答题（总分72分，每题6分）

1、 名词解释：集成电路、芯片的关键尺寸以及摩尔定律

集成电路：将多个电子元件集成在一个硅衬底上。 关键尺寸：硅片上的最小特征尺寸。

摩尔定律：一块芯片上的晶体管数量大约每18个月翻一番，性能提高一倍。

2、 为什么微电子工业中所用的硅基片不能使用非晶硅或多晶硅？为什么IC普遍使用提拉法所制备的硅

片而不使用纯度更高的浮区法所制备的硅片？

非晶硅：器件的许多电学和机械性质都与它的原子级结构有关。 多晶硅：糟糕的晶体结构和缺陷导致微缺陷的形成，影响硅片制备。

3、 集成电路发展至今，有哪两种主要的隔离工艺？现今的主流深亚微米隔离工艺为什么取代之前的隔

离工艺？举出现今主要隔离工艺的基本工艺步骤。

………密………封………线………以………内………答………题………无………效……

4、 轻掺杂漏（LDD）注入是如何减少结和沟道区间的电场，从而防止产生热载流子（如热电子）以至

让源漏穿通产生不希望的沟道漏电流？侧墙的形成对LDD工艺效果有何帮助？

5、 解释什么是硅栅自对准工艺，怎么实现以及有何优势。

6、 杂质离子注入时，最终进入到基片中的杂质粒子的荷电状态是什么？为什么？怎么实现？

7、 为什么半导体工艺中需要用的介质材料有的希望高的介电常数，有的希望低的介电常数？各用在什

么地方？ P262-264

………密………封………线………以………内………答………题………无………效……

8、 解释质量输运限制CVD工艺和反应速度限制CVD工艺的区别，哪种工艺依赖于温度以及各自的优

势，LPCVD和APCVD各属于哪种类型？为什么PECVD可显著降低介质材料的生长温度？ 质量限制：对温度不敏感，反应速率不可能超过反应气体从主气体流传输到硅片表面的速率。 速度限制：反应物扩散的作用不及表明反应物动态能量重要。 反应速度限制CVD依赖温度，

LPCVD速度限制，APCVD质量输运限制。 P257-259

9、 为什么现今主流工艺采用干法刻蚀而不采用湿法刻蚀工艺？要实现高密度的等离子体刻蚀机需要在

低系统工作压力下增加等离子体的密度，怎么实现？ 16章57题

10、 名词结解释：正性光刻、负性光刻、正胶、负胶、对准标记、套准精度 正性光刻：把与掩模板上图形相同的图形复制到硅片表面。 负性光刻：把与掩模板上图形相反的图形复制到硅片表面。

正胶:晶片上图形与掩膜相同，曝光部分发生降解反应，可溶解曝光的部分去除。

负胶：晶片上图形与掩膜相反，曝光部分发生交联反应，不可溶解，变硬，没有曝光的部分去除 对准标记：置于投影掩膜版和硅片上用来确定它们位置和方向的可见图形 套准精度：光刻要求硅片上表面存在的图案与掩模板上的图形准确对准的标准

11、 化学放大如何在光刻胶中实现？为什么要对化学放大深紫外光刻胶进行后烘？对化学放大深紫外

光刻胶，PHS树脂与显影液之间是否发生了化学反应？

………密………封………线………以………内………答………题………无………效……

12、 简述有哪几种平坦化工艺，为什么CMP对现今深亚微米光刻很关键？要实现铜金属化必须要采用

CMP，为什么？

二、作图题（12分）

简单示意画出传统的Al互连和现今主流的Cu互连金属化的工艺流程图，包括基本的介质层和金属生长、光刻、刻蚀以及平坦化工艺。

………密………封………线………以………内………答………题………无………效……

三、计算题（总分16分，每题8分）

1、由于锗材料中更高的电子和空穴迁移率，因此高端的高速IC芯片设计采用在硅基片上事先外延一层几微米厚的GexSi1-x合金层。假设我们所采用的合金层为Ge0.2Si0.8，现在想通过干氧氧化的办法生长10 nm厚的介质层Ge0.2Si0.8O2作为栅氧介质，请问需要消耗多厚的Ge0.2Si0.8合金层？已知O的原子量16，Si原子量29，Ge原子量73，假定合金层Ge0.2Si0.8的密度与生成的Ge0.2Si0.8O2介质层密度一样。

2、为实现更小的微细加工线宽，最新的光刻技术采用浸没式光刻机以实现更高的分辨率。假定光刻机所用透镜的半径为6cm，透镜的焦长为10cm，浸没的液体为折射率1.44的水溶液，光刻机使用的光源为波长193nm的准分子激光器，k值为0.6，试求此镜头的数值孔径NA、焦深和光刻机的分辨率。