基于FPGA的DDS数字调频系统仿真研究

数字调频论文

第27卷第5期 Journal of Xiangfan University Vol.27 No.5

基于FPGA的DDS数字调频系统仿真研究

王培元

孙南海

(襄樊学院

物理学系湖北 襄樊 441053)

摘要基于DDS技术设计了一种具有调频能力的正弦波信号发生器并用ALTERA公司的ACEX 1K现场可编程门阵列予以实现. 实测结果表明所讨论的方法和研制的系统是可靠的和可行有效的.

关键词直接数字频率合成器现场可编程门阵列数字调频

中图分类号TN702 文献标志码A 文章编号1009-2854(2006)05-0076-04

直接数字频率合成器(DDS)由于频率分辨率高输出频点多频率切换速度快频率切换时相位连续可以输出宽带正交信号可以产生任意波形全数字化实现便于集成体积小重量轻为各种电子系统

提供了优于模拟信号源性能的高质量频率源是目前应用最广泛的频率合成器之一.

[1]

1 DDS数学原型

一个频谱纯净的单频率信号可表示为

u(t)=Usin[2πf0t+θ0] (1)

是常数

它的频谱就是位于fo的一条谱线.

为分析方便

只要幅度U和初始相位θ

0不随时间变化

设u=1θ0=0即u(t)=sin2πf0t (2)

这种单频信号的相位是时间的线性函数即θ(t)=2πf0t (3)

相位函数对时间的导数是常数dθ(t)=2πf0 (4) 它就是信号的频率. 改变相位函数斜率可以得到不同的频率.

如果对式(2)信号进行采样采样周期为Tc. 可得离散的波形序列u(n)=sin2πf0nTC (5) 相应的离散相位序列 θ(n)= θ n (6) (6)式中 θ=2πf0

fc

(7)

是连续两次采样之间的相位增量.

现将整个周期的相位2π分割为M等份每一份 δ=2π (8) 为可选择的最小相位增量. 若每Tc(采样周期)相位增量为δ此时相位增长的斜率最小

得到最低输出频率

fomin=δ

C

=2π

MTC

=

fc

(9)

若每Tc相位增量取δ的F倍则所得信号频率为fo=Fδ

C

=Ffc (10)

F

ft) (11) Mc

经D/A转换器和低通滤波器后相应的模拟信号为u(t)=sin(2π

2 基于FPGA的DDS数字调频系统

根据上述原理基本DDS的组成如图1所示.

收稿日期作者简介

2006-05-20

王培元(1973- ), 男, 湖北宜城人, 襄樊学院物理学系讲师.

数字调频论文

[4]

DDS主要由四个基本部分组成(l)相位累加器(2)波形ROM(3)D/A转换器(4)低通滤波器. 波形ROM存储的是正弦波采样后的二进制数据相位累加器实现对ROM地址偏移量控制即单位时间内相位变化

量控制波形的频率D/A转换器和低通滤波器滤出镜像干扰将离散的波形变成连续的波形.

在上述原理基础上

频率分辨率小于3HZ调频指数可变最大频偏大于10KHZ的调频系统所设计的系统组成如图2所示. 在频率控制下载波的频率在1015MHZ之间以2.98HZ步进频率调制模块实现对调频指数和调频频偏的控制利用FPGA内带的嵌入式阵列块(EAB)

π幅度编码器

做波形ROM读取速度快使用灵活. ROM存储的是

(0~)期间的正弦波数据利用相位2

77

数字调频论文

王培元孙南海基于FPGA的DDS数字调频系统仿真研究

恢复(0~2π)期间的正弦波数据这样可以在不增加ROM容量的情况下大大降低合成波形的噪声.

3 系统的VHDL描述

VHDL是广泛使用的一种高级硬件描述语言借助MAX+plus实现了对系统的文本输入编译综合编程下载并在FPGA中实现了系统所需要的数字电路. 所得到的系统原理图如图3

所示

FWORD[23..0]是频率控制字决定载波的频率MF[1..0]是调频指数控制字决定调频指数AWORD[7..0]是音频二进制数据对载波进行调频FOUT[10..0]是调频波输出的二进制数据.

Pword模块主要实现载波频率范围控制调频指数控制和音频数字调频xwbmq模块主要实现相位编码jxbmq模块主要实现幅度编码. 在设计中为了提高系统的速度对加法器和累加器进行了优化处理使系

π统的速度提高了三分之一. 同时对(0~)期间的正弦波第一个采用点进行了修正保证合成的(0~2π)期2间的正弦波对称.

其中的频率调制模块的源程序如下所示 library ieee;

use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity pltz24 is

port(mf: in std_logic_vector(1 downto 0); AWORD: in std_logic_vector(7 downto 0); mout :out std_logic_vector(23 downto 0)); end pltz24;

architecture behav of pltz24 is begin

process(mf,AWORD)

variable m : std_logic_vector(23 downto 0); variable s : std_logic_vector(23 downto 0); begin

case mf is --mf调制指数

when"00"=>if AWORD(7)='1'then m(9 DOWNTO 3):=AWORD(6 downto 0); m(2 downto 0):="000";

m(23 DOWNTO 10):="00000000000000" ;

s:=m; --调频波频率比载波频率大

elsif AWORD(7)='0' then m(9 DOWNTO 3):=not AWORD(6 downto 0) ; m(2 downto 0):="000";

m(23 DOWNTO 10):="00000000000000" ;

s:=1+not m; --调频波频率比载波频率小 else null; end if;

when"01"=>if AWORD(7)='1' then

m(10 DOWNTO 4):=AWORD(6 downto 0) ; m(3 DOWNTO 0):="0000" ;

m(23 DOWNTO 11):="0000000000000" ; s:=m;

elsif AWORD(7)='0' then m(11 DOWNTO 5):=not AWORD(6 downto 0) ; m(3 DOWNTO 0):="0000" ;

m(23 DOWNTO 11):="0000000000000" ; s:=1+not m; else null; end if;

when"10"=>if AWORD(7)='1' then

m(11 DOWNTO 5):=AWORD(6 downto 0) ; m(4 DOWNTO 0):="00000";

m(23 DOWNTO 12):="000000000000"; s:=m;

elsif AWORD(7)='0' then

m(11 DOWNTO 5):=not AWORD(6 downto 0) ; m(4 DOWNTO 0):="00000";

[2]

78

数字调频论文

第27卷第5期 襄樊学院学报 2006年第5期

m(23 DOWNTO 12):="000000000000"; s:=1+not m; else null; end if;

when"11"=>if AWORD(7)='1' then

m(12 DOWNTO 6):=AWORD(6 downto 0) ; m(5 downto 0):="000000";

m(23 DOWNTO 13):="00000000000" ; s:=m;

elsif AWORD(7)='0' then

m(12 DOWNTO 6):=1+not AWORD(6 downto …… 此处隐藏：2859字，全部文档内容请下载后查看。喜欢就下载吧 ……