基于FPGA的LED显示屏同步控制系统的设计(3)

基于FPGA的LED显示屏同步控制系统的设计

第二章全彩色Ｉ正Ｄ视频显示技术的研究

２．２—２．８。由于用于控制ｃＴＲ的电视信号要符合ＣＲＴ的显示特性，所以在传输之前都预先进行了Ｙ矫正。

ｃＲＴ显像管的发光亮度（Ｂｄ）与所加控制电压（Ｅｄ）的关系见公式２—１：

Ｂｄ＝ｌ（ｄＥｄ“（２一１）

式中，Ｂｄ为屏幕亮度，＆为比例常数，Ｅｄ为电压信号。现代彩色显像管Ｙａ一般取２．８，其显示特性曲线如图２．２．１

＇

０．Ｂ

０占

０．４

０．２

ＯＸ

图２－２．１ａ玎显示特性曲线图２．２．２Ｙ矫正曲线

ＬＥＤ的灰度都是用点亮的占空比来控制的，所以它的亮度与驱动信号成线性关系，因此它的发光特性与ｃＴＲ有极大的差别，如果简单地把送给ｃＲＴ的信号直接送到ＬＥＤ进行显示，就会引起严重的灰度畸变，亮度普遍提高，有效灰度分级减少。观赏性极差。但目前还没有专门用于彩色ＬＥＤ显示屏的图像源及其标准，所以都是将送给ｃＴＲ的图像信号直接或经模数转换后送到彩色Ｌ即显示屏进行显示。所以彩色ＬＥＤ示屏必须进行Ｙ反矫正，使它的特性与ＣＴＲ相近。Ｙ矫正曲线见图２．２．２，其中Ⅱ为Ｙ矫正曲线，Ｉ为Ｙ反矫正曲线。需要指出的是Ｙ矫正不但是为了矫正显像管特性，而且是为了用均匀明度值传输信号．所以Ｙ矫正将永远存在。Ｙ反矫正可以在送给彩色Ｌ功显示屏之前或在其驱动电路内进行，从而提高重现图像的真实性，明显提高观赏效果。

§２．３灰度等级的实现

在ｕＤ显示屏中，灰度级的控制就是ｕＤ发光灯发光强度的控制。对于ｕ’Ｄ发光灯，灰度控制方法主要有两种，即驱动电流控制法和驱动脉冲占空比控制法。

（１）电流控制

从ｕＤ器件的正向伏安特性可以找到控制正向电流的方法。如果采用简单的恒压源串联电阻来驱动ｕ∞的话，在ＬＥＤ器件正向伏安特性上，以恒压源ｖｃｃ和串联的负载ＲＬ作出负载线（Ｖｃｃ，ｖｃｃ／ＩｌＬ），可以得到负载线与正向伏安特性的交点Ａ，Ａ点对应的电流值就是ＬＥＤ的正向电流，改变电源电压或改变负载电阻，都可以调节ｕＤ的正向电流，从而对其亮度进行控制。电压源驱动方式，由于ＬＥＤ器件的特性分散性，采用相同的电源电压和相同的负载电阻，可能得不到相同的正向电流，达不到正确控制亮度的要求。所以，ＬＥＤ器件的电流控制常常采用恒流源驱动方式，晶体管就是一种近似的恒流源，其ｕＤ驱动电路如图２‘３．１所示。晶体管与ｕｍ串联，所以晶体管的集电极电流就等于Ⅱ∞的正向电流。而晶体管的集电极电流有受基极电流控制，因此有

７ｆ。毛５，’（（‰一ｙＵ／Ｒｂ）

如果把芦裙ｙｋ看成常数，那么ｏｆ就只受％ｎ的控制了

基于FPGA的LED显示屏同步控制系统的设计

东南大学硕士学位论文

ｆ皇Ｉｃ

图２．３．１恒流源控制

上面所讨论的电流控制方法，都是直接从模拟电路的角度进行分析的，在应用到数字电路时，还需把点阵上各个ＬＥＤ的灰度数字量转换成的ｒｏ．吒。和Ｒ，，当然可以采用Ｄ，Ａ变换器的方法来解决这个问题。但如果每一列都用一个一位的Ｄ，Ａ变换器，对于Ｍ行Ｎ列的显示屏而言，采用ｌ／１６扫描，就需（Ｍ，１６）×Ｎ个一位的Ａ，Ｄ变换器，这个数量是很可观的。除非采用大规模集成电路有可能实现（目前世面上已有这种专用芯片出现，用于视频显示屏）之外，一般很难做到的。（２）占空比控制

前言中关于占空比控制己给出了概念，在此讨论占空比控制方案及具体实现。在屏体电路采用７４Ｈｃ５９５等芯片的结构基本不变的情况下，对于实现２５６级灰度而言，在扫描显示过程中，每次传输和显示的只是８ｂｉｔ∞７…Ｄｏ）灰度级的某一列资料的ｌｂｉｔ，这样传输并显示８次，且每次显示的时间分别为ｌＴ，２Ｔ，４Ｔ．８Ｔ，１６Ｔ，３２Ｔ。６４Ｔ，１２８Ｔ（Ｔ＝一帧的时间，２５５）ｔ就可以反映出８ｂｉｔ的灰度级来了，且ｕＤ显示屏的显示效率可以达到约１００％。但显示屏的工作情况是一行的显示时间与下一行的数据传输时问是重叠的．如果昂低位显示时间是１Ｔ，想在这么短的时间传输６４０列资料．若设ｕＤ显示屏的刷新频率为伽Ｚ，则系统移位元时钟频率工Ｆ一６０×２５５×１６×６４０。１５７Ｍ｝Ｉｚ，这么高的移位元时钟是很难实现的。我们先来看看采用等长时间方案实现２５６级灰度。

由于采用占空比控制方法来调节灰度，８ｂｉｔ的灰度值就是占空比的值。一个８ｂｉｔ列资料各位的占空比权值，如图２．３．２所示。系统引入“消影时间”的概念，也即需要用到ｏＥ信号。“消影时间”指屏体正常工作里的无效显示时间。屏体资料更新时间可以大于显示时间，即在屏体资料更新时存在“消影时间”。

具体措旌：把显示屏一帧的刷新周期等分成８个周期，对于显示屏的各个部分，在第一个周期内首先扫描显示８ｂｉｔ灰度值的Ｄ０ｂｉｆ，但显示屏的工作时间只是１个周期的ｌ／２５６：在第二周期内扫描显示８ｂｉｔ灰度值的Ｄ１ｂ“，但显示屏的工作时间只是１个周期的２，２５６：依次类推，直到扫描显示灰度值的Ｄ７ｂｉｔ，但显示屏的工作时间只是１个周期的１２８，２５６。对于１，１６扫描，即从第一行开始，首先送这一行各列ＤＯ位灰度值资料到各列移位寄存器锁存，然后送第二行各列的Ｄ０位资料，同时显示第一行的资料。依次类推，直到显示第１６行各列的Ｄ０位资料，同时开始送第一行的Ｄｌ位资料……直至显示第１６行的Ｄ７位资料。重复８次扫描显示１６行，每次重复的过程虽然相同，但各次所对应的位的灰度值权重是不同的。

基于FPGA的LED显示屏同步控制系统的设计

第二章全彩色ｕ∞视频显示技术的研究

屯，ｒ＿ｌ勰，２５６

Ａ８０８

ｌＩｒｒ－科，茑６

筋Ｇ７

，ｔ，ｒ－１矗，２髓

＂倒厂］｛

＾２厂ｔ。，ｒ喇靳Ｇ３ｔ。，ｒ嘣６

ｆ。，ｒ－ｌ，２５６Ａ１Ｇ２

ＡＯＧｌ

图２．３．２８ｂｉｔ资料与占空比权值的关系

（３）视频ＬＥＤ显示屏的时间关系

根据灰度值发生器的实现原理，计算以这种方式下移位元元元时钟信号的频率。设ｕＤ显示屏Ｍ（行）×Ｎ（列），采用ｌ，Ｈ扫描，各个部分的显示相互独立：ｕＤ显示屏的时间参数为：帧频率为ｚＦ、行频率为日Ｆ．列频率（即移位元时钟频率）为ＬＦ以及相应的帧周期ｚｃ、行周期日ｃ、列周期Ｌｃ 灰度值发生器的计数器时钟周期为ｒｇ，则有

ｚｃ皇Ｈ×８×２５６。％………①

另一方面。一行各列ｌｂｉｔ灰度级数据的总传输时间应该等于ｌｂｉｔ灰度级的显示时间，则有

２５６。弓。Ｎ×￡ｃ…………②

由①式和②式，可得③式

工ｃ；ｚｏ／（Ｈ×８×Ｎ）…………③

Ｌ，芦ｌ，厶ｃ＝（Ｈ×８×Ｎ）／ｚｃ芦Ｈ×８×Ｎ×ｊｏｒ……… ‘（Ｄ

设Ｈ＝１６－Ｍ１４舯、Ｎ＝６４０、ｚＦ２锄ｚ，带入④式，得Ｌ｜Ｆ；４．９１５２ＭＨｚ，这么高的工作频率对系统设计来说是可以实现的。

如果屏体的各部分独立工作，设在一个列周期内应读出ｍ价｛）个资料，设读周期为ＴＲ，读频率为ＲＦ则有

基于FPGA的LED显示屏同步控制系统的设计

东南大学硕士学位论文

（Ｍ，田&# …… 此处隐藏：1821字，全部文档内容请下载后查看。喜欢就下载吧 ……