综合电子设计指导书-电子体温计电路设计V2(3)

锁存清零控制器

锁存信号用于锁存闸门时间内的计数结果，所以应用闸门脉冲的下降沿产生锁存信号。清零信号用于对计数器清零，必须在锁存信号之后到来。本电路可用十进制循环计数器CD4017进行设计。

CD4017是16脚双列直插式CMOS集成电路，有两个控制端，即复位端RST（15脚）和使能端ENA（13脚）；还有一个时钟输入端CLK（14脚），一个进位输出端CO（12脚）和十个循环输出端Q0~Q9。当RST为高时，除Q0外所有输出端均为“0”，当RST和NEA均为低电平时，CD4017在CLK端输入的时钟脉冲上升沿进行循环计数，Q0~Q9依次循环输出高电平。根据芯片的特点可以设计锁存清零控制器电路，如图5.9所示。

图5.9 锁存清零控制器电路

闸门信号是正逻辑信号，闸门开启期间为高电平，此时锁存清零控制器CD4017处于复位状态，Q0端为“1”、Q1~Q9端均为“0”，计数器可以正常计数。闸门信号结束（变低）后计数器停止计数，锁存清零控制器CD4017开始工作，时钟信号频率比闸门信号高8倍，第一个脉冲上升沿使CD4017的Q0变低，Q1变高，产生锁存脉冲，将计数器中的计数数据锁存到锁存器。第二个脉冲上升沿使CD4017的Q1变回低电平，Q2变成高电平，产生清零脉冲，锁存器中的数据不变，但计数器被清零。第三个脉冲上升沿使Q0、Q1和Q2均为低，锁存器中的数据仍然不变，计数器保持“0”状态，但由于此时的闸门信号仍然是低电平，所以计数器并不计数。

到第八个脉冲结束时，CD4017循环到Q7为高电平，其余输出端口均为低电平，此时第二个闸门脉冲开始有效，锁存清零控制器CD4017又进入复位状态，计数器重新开始计数。

4

在计数器计数期间，由于锁存信号始终为低电平，锁存器中的数据仍然是前一次锁存的结果，一直保持到计数结束，锁存脉冲到来，锁存器中的数据才被更新。

5.3.8 电源电路

电源电路用于为体温计电路供电，其中模拟电路部分电源电压为+9V，数字电路部分电源电压为+5V，电压变换采用LD1117-V50集成稳压电路，并设置电源指示灯。+9V电源由实验台稳压电源提供，电源电路输入端要求加入防反接二极管。电路设计可参考附件10：《LD1117数据手册》典型应用电路。

5.4 设计资料 见附件。 5.5 参考资料

1．《模拟电子技术基础》童诗白，华成英主编，高等教育出版社，2006年5月第4版。

2．《全国大学生电子设计竞赛训练教程》黄智伟主编，电子工业出版社，2005年1月。 3．《全国大学生电子设计竞赛获奖作品精选》全国大学生电子设计竞赛组委会编，北京理工大学出版社，2003年3月。

4．《综合电子设计与实践》王振红，张常年编著，清华大学出版社，2008年9月第2版。 5．《电子线路综合设计》谢自美主编，华中科技大学出版社，2006年第1版。 6.《综合电子设计指导书》北京信息科技大学自编讲义。

六、验收与设计报告

1．电路设计（40分）。

·电路图：Proteus或Altium Designer/Protel DXP绘制，A4图纸。 ·硬件电路及调试测试数据。 ·电路功能演示。

2．计算机辅助设计（20分）。 ·仿真电路及数据、波形。 3．设计答辩（20分）。 4．课程设计报告（20分）。须包含以下内容： ·封面

·摘要及关键词 ·目录 ·设计要求 ·系统方案设计

·硬件设计（包括各模块或单元电路的设计、工作原理阐述、参数计算等内容） ·软件设计（包括软件组成框图、各软件模块功能说明及流程图等）

·系统调试与实验测试（包括电路调试的方法、测试的参数和波形、测量误差分析等）

·结束语（包括课题的核心内容和实用价值、项目设计的特点和方案的优缺点、改进方向和意见） ·参考文献

·附件：完整的电路图、元器件清单、软件模块清单 报告样式可参考附件12：《课程设计报告格式》。

5