计算机组成与结构阶段测试题(3)

2、Cache——依据程序的访问局部性原理，在CPU与主存之间设置的一种比主存速度快、容量小的存储设备，可以大大地解决CPU与主存之间的速度匹配问题，从而较大地提高了CPU处理数据的存取速度，进而能大幅提高计算性能。

3、微程序控制器——将执行指令所需要的微命令以代码形式编成微指令序列（微程序），存入一个控制存储器，需要时从该存储器中读取。按这种方式工作的控制器称为微程序控制器。

四、简答题（本题共5小题，每小题7分，共35分）

1、答：组合逻辑控制器的设计方法是用大量的逻辑门电路，按一定的逻辑规则组合成一套逻辑网络来产生各机器指令的操作控制信号。其设计过程一般经历下列步骤：

（1）根据给定的数据通路和指令功能排列出各条指令的操作控制步骤序列。

（2）确定机器的状态周期，节拍和工作脉冲。根据指令的功能和器件的速度，确定指令执行过程中状态周期及周期的基本时间。

（3）列出每个控制信号的逻辑表达式。确定了每条指令在每一个状态周期中每一个节拍内所完成的操作时，也就得到了相应的操作控制信号的表达式。

所有的操作控制信号的逻辑表达式组成了一个复杂的逻辑网络。

2、答：微指令的操作码和地址码的设计方法主要有直接表示法，完全编码法，分段直接表示法，

2、指令周期 4、CPU、主存

分段间接表示法。微指令链接主要有uPC法和下地址字段法。

3、寄存器间接寻址：将寄存器的内容作为存储单元的地址，取该地址中的内容。 直接寻址：取指令中操作数的存储地址中的内容。 4、答：总的存储容量=28+8*213=229=26MB=64MB

所需片数=64/2=32片

所需的地址寄存器位数=片选位数+片内位数=log232+log2(2M*8/16)=5+20=25

5、答：一组判断

（1），（4），（6）是正确的。 （2），（3），（5）是错误的。

五、分析题（本题共2小题，每小题10分，共20分） 1、答： PC→MAR,read

PC+1→PC DBUS→MDR MDR→IR

IR(地址段)→MAR,read DBUS→MDR MDR→MAR,read DBUS→MDR MDR→Y R1+Y→Z Z→R1

END

2、答：随着计算机技术的广泛应用及科学技术的发展，任何计算机系统对存储器的要求都是高速度、大容量、低成本。然而这三项指标是相互矛盾的，在目前的工艺技术条件下不可能在一个存储器中同时满足。为了解决这个矛盾，逐渐形成了层次结构式的存储体系。各级存储器采用不同容量、不同速度，性能上相互补充的存储器构成一个存储系统的整体，各级存储器之间必要时需要进行信息交换，从而满足了不同应用的需要。目前广泛采用的存储系统层次结构。从上到下三个层次分别为高速缓冲存储器（Cache），主存储器，辅助存储器。三种类型存储器的性能各异。采用的三级存储结构可使每一层的存储器不再是一个孤立的部件，而是构成了一个整体。主存与Cache之间的信息交换由专门的部件（辅助硬件）控制进行。因其速度要求高，辅助硬件通常用组合逻辑实现。从CPU的角度看，Cache—主存构成的层次其等效的存取速度接近于Cache，但容量是主存的容量，而每位价格则接近于主存，因此，可解决速度与成本的矛盾。主存和辅存之间的信息交换通过辅助软硬件结合，把主存和辅存统一成一个整体，构成主存—辅存层次。从这一层次的整体来看，其速度接近与主存，但容量却等于辅存，而且每位平均价格也接近于廉价的辅存的平均价格。因此，可解决容量和成本之间的矛盾。这样，用户就

可以使用一个容量很大（决定于辅存），价格低廉（接近于辅存），而速度很高（主要决定于Cache）的存储器系统。

第三阶段测试卷

考试科目:《计算机组成与结构》第七章至第九章（总分100分） 时间：90分钟

学习中心（教学点） 批次： 层次： 专业： 学号： 身份证号： 姓名： 得分：

一、单项选择题（本题共10小题，每小题2分，共20分） 1、下面有关总线的叙述中，不正确的是（ ）。 A、总线是一组共享的信息传输线

B、系统总线中有地址、数据和控制三组传输线 C、同步总线中一定有一根时钟线，用于所有设备的定时 D、系统总线始终由CPU控制和管理

2、在系统总线的地址线上传输的信息可能是（ ）。 A、I/O端口号

B、外部设备号

C、外存地址

D、都不是

3、系统总线中控制线的主要功能是（ ）。 A、提供定时信号、操作命令和请求/回答信号等 B、提供数据信息 C、提供时序信号

D、提供主存、I/O模块的回答信号

4、以下有关总线标准的叙述中，错误的是（ ）。 A、引入总线标准便于机器扩充和新设备的添加

B、主板上的处理器总线和存储器总线一般是特定的专用总线 C、I/O总线通常是标准总线

D、PCI总线没有EISA/ISA总线的速度快

5、下面关于异步传输总线的叙述中，不正确的是（ ）。 A、需要应答信号

B、需用一个公共的时钟信号进行同步

C、全互锁方式的可靠性最高

D、挂接在总线上的各部件可以有较大的速度差异

6、假定一个同步总线的工作频率为33MHz，总线宽度为32位，则该总线的最大数据传输率为（ ）。 A、66MB/s A、256位 A、DMA控制器 A、统一编址法 A、一条指令执行结束 C、机器内部发生故障

B、1056MB/s B、16位 B、设备控制器 B、单独编址法

C、132MB/s C、8位 C、中断控制器 C、两者都是

B、一次 I/O 操作结束 D、一次DMA 操作结束

D、528MB/s D、7位 D、I/O端口 D、两者都不是

7、若计算机屏幕上每个像素的灰度级为256，则刷新存储器每个单元的宽度是（ ）。 8、在微型机系统中，外围设备通过（ ）与主板的系统总线相连接。 9、在采用（ ）对设备进行编址的情况下，不需要专门的I/O指令。

10、以下（ ）情况出现时，会自动查询有无I/O中断请求，进而可能进入中断响应周期。

二、填空题（本题共5小题，每空1分，共10分）

1、计算机系统各部件之间传输的信息流是___________流和____________流。 2、总线的特性：物理特性、_____________、电气特性和_________________。 3、中断源的识别方法可以分为_____________和_____________两大类。

4、输入输出接口类型按照数据传送的控制方式可分成程序控制输入输出接口，____________ _________________和______________________。

5、按总线传送方向总线的类型可分为：____________和_____________。

三、名词解释（本题共3小题，每小题5分，共15分）

1、中断方式 2、总线 3、异步通信方式

四、简答题（本题共5小题，每小题7分，共35分）

1、对于三种基本的输入输出方式，即程序控制方式、程序中断方式和DMA方式，下面的结论正确吗？

（1）采用程序中断方式能够提高CPU的利用率，因此，在设置有中断方式的计算机系统中，就不需要再使用程序控制方式了。

（2）DMA方式能够处理高速外部设备输入输出工作。由于高速工作方式一般能够覆盖低速工作方式，因此，在采用了DMA方式的计算机系统中，就没有必要再使用 …… 此处隐藏：1390字，全部文档内容请下载后查看。喜欢就下载吧 ……