微机原理及应用A试题集19334(10)

14. C 15.

二.判断

1. 低电平有效是指信号为低电平时候表示信号的功能。

2. 处理器读取存储器操作数时和读取代码时，都发生存储器读的总线操作。

3. 8086准备好READY引脚输出给存储器或外设有效信号，表明处理器准备好交换数据了。

4. 8086总线周期的T1状态发出地址，属于总线操作的寻址阶段。

5. 总线操作的同步时序是指总线操作的各个过程由共用的总线时钟信号控制。

6. 总线操作的半同步时序是指总线操作仍由共用的总线时钟信号控制，但慢速模块可以通 过等待信号让快速模块等待。

7. 总线操作的异步时序是指总线操作需要握手（Handshake）联络（应答）信号控制，总线 时钟信号可有可无。

8. 能够控制总线传输信息的设备称为从设备。

9. 处理器引脚是典型的芯片总线。

10. 现代微型计算机采用分级总线结构，以适应不同部件的要求。

11. 高性能总线都支持数据块传送，即猝发传送。

12. 某一时刻可以有多个主模块控制总线。

13. 总线类似于一个“公路网”，通过不同的总线把系统内的各个模块连接起来。

14. 总线信号并不是各自独立发挥作用，而是相互配合实现总线操作。

15. 处理器通过引脚对外操作主要有存储器读，存储器写，I/O读，I/O写四种操作。 解答: 1. 对

2. 对

3. 错

4. 对

5. 对

6. 对

7. 对

8. 错 9. 对 10. 对 11. 对 12. 错

13. 对

14. 对

15. 对

三.填空

1. 某个处理器具有16个地址总线，通常可以用A__________表达最低位地址信号，用A_____ _____表达最高地址信号。

2. 8086有3个最基本的读写控制信号，它们是__________和__________。

3. 8086执行指令“MOV AX, [BX]”时，在其引脚上将产生__________总线操作；执行指令 “MOV [BX], AX”时，在其引脚上将产生__________总线操作。

4. 8086无等待的总线周期由__________个T状态组成，Pentium无等待的总线周期由_______ ___个T状态组成。

5. 占用总线进行数据传输，一般需要经过总线请求和仲裁、__________、__________和结 束4个阶段。

6. 总线按照信号分类可以分为数据总线，__________，__________。

7. 总线按照信号分类可以分为__________，__________，控制总线。

8. 总线按照数据传输方式分为__________和__________ 。

9. 8086处理器的数据总线为16位，时钟频率为5MHz，那么实现一次16为数据传送的总线带

宽是__________。而对于系统时钟频率为66MHz的Pentium处理器来说，其2-1-1-1的猝发传送

周期用5个时钟传送32个字节数据，则其总线带宽是 __________ 。

10. 通常情况下，我们用AB表示地址总线,那么__________表示数据总线, 用 __________表

示控制总线。

11. 位于集成电路内部的总线被称为 __________总线。用于同一块印刷电路板上的总线是 __________总线。

12. 总线仲裁的方法有用 __________和__________。

13. 通常总线带宽与位宽成 __________比，如果总线的频率为88MHz，总线的位宽为8位，则

总线的带宽应为__________。

14. 外部总线也称为__________总线，其表现形式是位于微机后面板上的一些 __________ 。

15. IA32处理器进行串行传送时，需要__________根传输线；并行传送时，每个数据位都需 要 __________条单独的传输线。

解答: 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14.

15.

四.简答题

1. 为什么称处理器的数据总线是双向的？

2. 8086的地址和数据总线为什么要分时复用？

3. 具有三态能力的引脚输出高阻意味着什么？

4. 总线周期中的等待状态是个什么工作状态？

5. 猝发传送是一种什么传送？

6. 8086处理器的输入控制信号RESET，HOLD的含义各是什么？当它们有效时，8086 CPU将出

现何种反应？

7. 8086处理器的输入控制信号NMI和INTR的含义各是什么？当它们有效时，8086 CPU将出现

何种反应？

8. 总线数据传输为什么要进行总线仲裁？

解答:

1. 数据总线承担着处理器与存储器．外设之间的数据交换，既可以输入也可以输出，故其 是双向的。

2. 为减少引脚个数，8086采用了地址总线和数据总线分时复用。即数据总线在不同时刻还 具有地址总线的功能。

3. 具有三态能力的引脚当输出呈现高阻状态时，相当于连接了一个阻抗很高的外部器件， 信号无法正常输出；即放弃对该引脚的控制，与其他部件断开连接。

4. 处理器的运行速度远远快于存储器和I/O端口。处理器检测到存储器或I/O端口不能按基 本的总线周期进行数据交换时，插入一个等待状态Tw。等待状态实际上是一个保持总线信号

状态不变的时钟周期。

5. 猝发传送是处理器只提供首地址．但可以从后续连续的存储单元中读写多个数据。

6. RESET：复位输入信号，高电平有效。该引脚有效时，将迫使处理器回到其初始状态；转 为无效时，CPU重新开始工作。 HOLD：总线请求，是一个高电平有效的输入信号。该引脚有效时，表示其他总线主控设 …… 此处隐藏：716字，全部文档内容请下载后查看。喜欢就下载吧 ……