计算机组成原理实验教程(2016)(1)(9)

6.4 实验步骤

(1) 按照图6-2 实验接线图进行连线。

CLK0 时序与操作台单元 TS4 TS3 TS2 TS1 30HZ

扩展单元 E0

T4 T3 T2 T1 HOLD 控制总线

K7 CON单元 XMRD WR RD IOM WR RD IOM

(2) 具体操作步骤如下：

图 6-2 实验接线图

① 将时序与操作台单元的开关 KK1、KK3 臵为‘运行’档，开关 KK2 臵为‘单拍’档， 按动CON单元的总清按钮CLR，将CON单元的WR、RD、IOM 分别臵为?0?、?1?、?0?， 此时XMRD 为低，相应的指示灯E0 灭。使用电压表测量数据总线和地址总线左侧的芯片74LS245的使能控制信号（第19脚），发现电压为低，说明数据总线和地址总线与 CPU 连通。 ② 然后将CON单元的K7臵为1，连续按动时序与操作台单元的开关ST，T4时刻控制总 线的指示灯HALD为亮，继续按动开关ST，发现控制总线单元的时钟信号指示灯T1——T4保 持不变，说明CPU的时钟被锁死。此时XMRD为高阻态，相应的指示灯E0亮。使用万用表测 量数据总线和地址总线左侧的芯片74LS245的使能控制信号（第19脚），发现电压为高，说明 总线和 CPU 的连接被阻断。

③ 将 CON 单元的 K7 臵为 0，按动时序与操作台单元的开关 ST，当时序信号走到 T4 时刻 时，控制总线的指示灯 HALD 为灭，继续按动开关 ST，发现控制总线单元的时钟信号指示灯T1——T4 开始变化，说明CPU的时钟被接通。此时XMRD受CPU控制，恢复有效为低，相应的指示灯 E0 灭。使用万用表测量数据总线和地址总线左侧的芯片 74LS245 的使能控制信号（第19 脚），发现电压为低，说明总线和 CPU 恢复连通。

26

计算机组成原理实验教程

山西大学计算机与信息技术学院

实验七 CPU与简单模型机设计实验

7.1 实验目的

(1) 掌握一个简单 CPU 的组成原理。

(2) 在掌握部件单元电路的基础上，进一步将其构造一台基本模型计算机。 (3) 为其定义五条机器指令，编写相应的微程序，并上机调试掌握整机概念。

7.2 实验设备

PC 机一台，TD-CMA 实验系统一套。

7.3 实验原理

本实验要实现一个简单的 CPU，并且在此 CPU 的基础上，继续构建一个简单的模型计算机。CPU 由运算器（ALU）、微程序控制器（MC）、通用寄存器（R0），指令寄存器（IR）、程序计数器（PC）和地址寄存器（AR）组成，如图7-1所示。这个 CPU在写入相应的微指令后，就具备了执行机器指令的功能，但是机器指令一般存放在主存当中，CPU必须和主存挂接后，才有实际的意义，所以还需要在该 CPU 的基础上增加一个主存和基本的输入输出部件，以构成一个简单的模型计算机。

7-1 基本 CPU 构成原理图

除了程序计数器（PC），其余部件在前面的实验中都已用到，在此不再讨论。系统的程序计数器（PC）和地址寄存器（AR）集成在一片CPLD 芯片中 。CLR连接至CON单元的总清端

CLR，按下 CLR 按钮，将使PC清零，LDPC和T3相与后作为计数器的计数时钟，当LOAD为低时，计数时钟到来后将 CPU 内总线上的数据打入 PC。

图 7-2 程序计数器(PC)原理图

27

计算机组成原理实验教程

山西大学计算机与信息技术学院

本模型机和前面微程序控制器实验相比，新增加一条跳转指令 JMP，共有五条指令：IN（输 入）、ADD（二进制加法）、OUT（输出）、JMP（无条件转移），HLT（停机），其指令格式如下 （高４位为操作码）：

助记符 IN

ADD OUT JMP addr HLT

机器指令码 说明

0010 0000 IN R0

R0 + R0 R0 0000 0000

R0 OUT 0011 0000

PC 1110 0000 ******** addr

0101 0000 停机

其中 JMP 为双字节指令，其余均为单字节指令，********为 addr 对应的二进制地址码。微程

序控制器实验的指令是通过手动给出的，现在要求 CPU 自动从存储器读取指令并执行。根据以上要求，设计数据通路图，如图7-3 所示。

图 7-3 数据通路图

本实验在前一个实验的基础上增加了三个部件，一是PC（程序计数器），另一个是AR（地 址寄存器），还有就是 MEM（主存）。因而在微指令中应增加相应的控制位，其微指令格式如表7-1 所示。

表7-1 微指令格式

8-6 5-0 23 22 21 20 19 18-15 14-12 11-9 M23 M22 WR RD IOM S3-S0 A字段 B字段 C字段 MA5-MA0

A字段

B字段

11 10 9 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 选择 NOP ALU_B R0_B 保留 保留 保留 PC_B 保留 C字段

8 7 6 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 选择 NOP P<1> 保留 保留 保留 LDPC 保留 保留 14 13 12 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 选择 NOP LDA LDB LDR0 保留 LOAD LDAR LDIR

28