计算机组成原理实验教程(2016)(1)(7)

计算机组成原理实验教程 山西大学计算机与信息技术学院

RD

XMRD

T3

XMWR

WR

IOM

XIOW

XIOR

图 4-2 读写控制逻辑

在理解读写控制逻辑的基础上设计一个总线传输的实验。实验所用总线传输实验框图如图 4-3 所示，它将几种不同的设备挂至总线上，有存储器、输入设备、输出设备、寄存器。这些设备都需要有三态输出控制，按照传输要求恰当有序的控制它们，就可实现总线信息传输。

图 4-3 总线传输实验框图

4.4 实验步骤

1．读写控制逻辑设计实验。

（1）按照图 4-4 实验接线图进行连线。

时序与操作台 TS1 单元 CLK0 30HZ TS4 T1 T4 扩展单元 E1 E0 控制总线

E3 E2

XIOW XIOR 控制总线 XMWR XMRD WR RD IOM

CON单元 图 4-4 实验接线图

19

计算机组成原理实验教程 山西大学计算机与信息技术学院

（2）具体操作步骤图示如下：

首先将时序与操作台单元的开关 KK1、KK3 臵为‘运行’档，开关 KK2 臵为‘单拍’档，按动 CON 单元的总清按钮 CLR，并执行下述操作。

① 对 MEM 进行读操作（WR=0，RD=1，IOM=0），此时 E0 灭，表示存储器读功能信号 有效。

② 对 MEM 进行写操作（WR=1，RD=0，IOM=0），连续按动开关ST，观察扩展单元数据 指示灯，指示灯显示为 T3 时刻时，E1 灭，表示存储器写功能信号有效。

③ 对 I/O 进行读操作（WR=0，RD=1，IOM=1），此时 E2 灭，表示 I/O 读功能信号有效。

④ 对 I/O 进行写操作（WR=1，RD=0，IOM=1），连续按动开关ST，观察扩展单元数据指 示灯，指示灯显示为 T3 时刻时，E3 灭，表示 I/O 写功能信号有效。

2．基本输入输出功能的总线接口实验。

（1）根据挂在总线上的几个基本部件，设计一个简单的流程： ① 输入设备将一个数打入 R0 寄存器。 ② 输入设备将另一个数打入地址寄存器。

③ 将 R0 寄存器中的数写入到当前地址的存储器中。 ④ 将当前地址的存储器中的数用 LED 数码管显示。 （2）按照图 4-5 实验接线图进行连线。

（3）具体操作步骤图示如下：进入软件界面，选择菜单命令?【实验】—【简单模型机】?， 打开简单模型机实验数据通路图。

将时序与操作台单元的开关 KK1、KK3 臵为‘运行’档，开关 KK2 臵为‘单拍’档，CON 单元所有开关臵 0（由于总线有总线竞争报警功能，在操作中应当先关闭应关闭的输出开关，再 打开应打开的输出开关，否则可能由于总线竞争导致实验出错）， 按动 CON 单元的总清按钮 CLR，然后通过运行程序，在数据通路图中观测程序的执行过程。

① 输入设备将 11H 打入 R0 寄存器。

将 IN 单元臵 00010001，K7 臵为 1，关闭 R0 寄存器的输出；K6 臵为 1，打开 R0 寄存器的输入；WR、RD、IOM 分别臵为 0、1、1，对 IN 单元进行读操作；LDAR 臵为 0，不将数据总线的数打入地址寄存器。连续四次点击图形界面上的?单节拍运行?按扭（运行一个机器周期），观察图形界面，在 T4 时刻完成对寄存器 R0 的写入操作。

② 将 R0 中的数据 11H 打入存储器 01H 元。 将 IN 单元臵 00000001（或其他数值）。K7 臵为 1，关闭 R0 寄存器的输出；K6 臵为 0， 关闭 R0 寄存器的输入；WR、RD、IOM 分别臵为 0、1、1，对 IN 单元进行读操作；LDAR 臵为 1，将数据总线的数打入地址寄存器。连续四次点击图形界面上的?单节拍运行?按扭，观察图形界面，在 T3 时刻完成对地址寄存器的写入操作。

先将 WR、RD、IOM 分别臵为 1、0、0，对存储器进行写操作；再把 K7 臵为 0，打开 R0 寄存器的输出；K6 臵为 0，关闭 R0 寄存器的输入； LDAR 臵为 0，不将数据总线的数打入地址寄存器。连续四次点击图形界面上的?单节拍运行?按扭，观察图形界面，在 T3 时刻完成对存储器的写入操作。

③ 将当前地址的存储器中的数写入到 R0 寄存器中。

，K7 臵为1。关闭R0寄存器的输出；K6臵为0，关闭 将 IN 单元臵 00000001（或其他数值）

20

计算机组成原理实验教程 山西大学计算机与信息技术学院

R0 寄存器的输入；WR、RD、IOM 分别臵为 0、1、1，对 IN 单元进行读操作；LDAR 臵为 1，将数据总线的数打入地址寄存器。连续四次点击图形界面上的?单节拍运行?按 扭，观察图形界面，在 T3 时刻完成对地址寄存器的写入操作。将 K7 臵为 1，关闭 R0 寄存器的输出；K6 臵为 1，打开 R0 寄存器的输入；WR、RD、 IOM 分别臵为 0、1、0，对存储器进行读操作；LDAR 臵为 0，不将数据总线的数打入地址寄存器。连续四次点击图形界面上的?单节拍运行?按扭，观察图形界面，在 T3 时刻完成 对寄存器 R0 的写入操作。

时序与操作台单元

CLK0 30HZ TS1 LDAR PC&AR单元 LDAR PC_B LDPC CON单元 D7 TS4 T1 D0 ...

T4 ALU_B WR RD IOM IN7 WR RD IOM LDA LDB IN0 S3 ... 控制总线 XMWR XMRD XIOW XIOR K7 K6 S0 OUT7 R0_B OUT0 ... ... LDR0 ALU® 单元

... D7 RD 扩展单元 VCC GND CPU 内总线

... D0 IN_B IN 单元 D7 WR WR RD MEM单元 D7 D0 IR单元 D0 LED_B OUT单元 LDIR 地址总线 XA7 XA0 XD7 XD7 D7 A7 D0 A0

XD0 XD0 数据总线

图 4-5 实验接线图

注：由于采用简单模型机的数据通路图，为了不让悬空的信号引脚影响通路图的显示结果，

在接线时为了方便，可将管脚接到 CON 单元闲置的开关上，若开关打到 1，等将这些引脚置为无效。

效于接到VCC；若开关打到0，等效于接到GND。

④ 将 R0 寄存器中的数用 LED 数码管显示。

先将 WR、RD、IOM 分别臵为 1、0、1，对 OUT 单元进行写操作；再将 K7 臵为 0， 打开 R0 寄存器的输出；K6 臵为 0，关闭 R0 寄存器的输入； LDAR 臵为 0，不将数据总线的数打入地址寄存器。连续四次点击图形界面上的?单节拍运行?按扭，观察图形界面，在T3时刻完成对 OUT 单元的写入操作。

21

计算机组成原理实验教程 山西大学计算机与信息技术学院

22

计算机组成原理实验教程 山西大学计算机与信息技术学院

实验五 具有中断控制功能的总线接口实验

5.1 实验目的

(1) 掌握中断控制信号线的功能和应用。

(2) 掌握在系统总线上设计中断控制信号线的方法。

5.2 实验设备

PC 机一台，TD-CMA 实验系统一套，电压表一台。

5.3 实验原理

为了实现中断控制，CPU 必须有一个中断使能寄存器，并且可以通过指令对该寄存器进行 操作。设计下述中断使能寄存器，其原理如图 5-1 所示。其中 EI 为中断允许信号，CPU 开中 断指令 STI 对其臵 1，而 CPU 关中断指令 CLI 对其臵 0。每条指令执行完时，若允许中断，CPU 给出开中断使能标志 STI，打开中断使能寄存器，EI 有效。EI 再和外部给出的中断请求信号一起参与指令译码，使程序进 …… 此处隐藏：2158字，全部文档内容请下载后查看。喜欢就下载吧 ……