计算机组成原理实验教程(2016)(1)(8)

计算机组成原理实验教程 山西大学计算机与信息技术学院

5.4 实验步骤

（1）按照图 5-3 实验接线图进行连线。

图 5-3 实验接线图

（2）具体操作步骤图示如下：

① 对总线进行臵中断操作（K6=1，K7=0），观察控制总线部分的中断允许指示灯 EI，此时 EI 亮，表示允许响应外部中断。按动时序与操作台单元的开关 KK，观察控制总线单元的指示 灯 INTR，发现当开关 KK 按下时 INTR 变亮，表示总线将外部的中断请求送到 CPU。

② 对总线进行清中断操作（K6=0，K7=1），观察控制总线部分的中断允许指示灯 EI，此时 EI 灭，表示禁止响应外部中断。按动时序与操作台单元的开关 KK，观察控制总线单元的指示 灯 INTR，发现当开关 KK 按下时 INTR 不变，仍然为灭，表示总线锁死了外部的中断请求。 ③ 对总线进行臵中断操作（K6=1，K7=0），当 CPU 给出的中断应答信号 INTA’（K5=0） 有效时，使用电压表测量数据缓冲 74LS245 的 DIR（第 1 脚），显示为低，表示 CPU 允许外部送中断向量号。

24

计算机组成原理实验教程 山西大学计算机与信息技术学院

实验六 具有DMA控制功能的总线接口实验

6.1 实验目的

(1) 掌握 DMA 控制信号线的功能和应用。

(2) 掌握在系统总线上设计 DMA 控制信号线的方法。

6.2 实验设备

PC 机一台，TD-CMA 实验系统一套，电压表一台。

6.3 实验原理

有一类外设在使用时需要占用总线，其中的典型代表是 DMA 控制机。在使用这类外设时， 总线的控制权要在 CPU 和外设之间进行切换，这就需要总线具有相应的信号来实现这种切换，避免总线竞争，使 CPU 和外设能够正常工作。下面以 DMA 操作为例，设计相应的总线控制信号线。实验原理图如图 6-1 所示。

图 6-1 实验原理图 进行 DMA 操作时，外设向 DMAC（DMA 控制机）发出 DMA 传送请求，DMAC 通过总线 上的 HOLD 信号向 CPU 提出 DMA 请求。CPU 在完成当前总线周期后对 DMA 请求做出响应。 CPU 的响应包括两个方面，一方面让出总线控制权，一方面将有效的HALD信号加到DMAC 上，通知DMAC可以使用总线进行数据传输。此时DMAC进行DMA传输，传输完成后，停止向 CPU 发 HOLD 信号，撤消总线请求，交还总线控制权。CPU 在收到无效的 HOLD 信号后， 一方面使 HALD 无效，另一方面又重新开始控制总线，实现正常的运行。

如图6-1所示，在每个机器周期的T4时刻根 HOLD信号来判断是否有DMA请求，如果有，则产生有效的HALD信号，HALD信号一方面锁死CPU的时钟信号，使CPU保持当前状态，等待DMA操作的结束。另一方面使控制缓冲、数据缓冲、地址缓冲都处于高阻状态，隔断CPU与外总线的联系，将外总线交由DMAC控制。当DMA操作结束后，DMAC将HOLD信号臵为无效，DMA 控制逻辑在T4时刻将HALD信号臵为无效，HALD信号一方面打开CPU的时钟信号，使CPU开始正常运行。另一方面把控制缓冲、数据缓冲和地址缓冲交由CPU控 制，恢复CPU对总线的控制权。

在本实验中，控制缓冲由写在 16V8 芯片中的组合逻辑实现，数据缓冲和地址缓冲由数据总线和地址总线左侧的 74LS245 实现。以存储器读信号为例，体现 HALD 信号对控制总线的控制。

25

计算机组成原理实验教程 山西大学计算机与信息技术学院

首先模拟 CPU 给出存储器读信号（臵 WR、RD、IOM 分别为 0、1、0），当 HALD 信号无效时，总线上输出的存储器读信号 XMRD 为有效态?0?，当 HALD 信号有效时，总线上输出的存储器 读信号 XMRD 为高阻态。可以自行设计其余的控制信号验证实验。