基于FPGA的DDS波形发生器的设计论文(4)

哈尔滨工业大学华德应用技术学院毕业设计（论文）

2.2.3 DDS的缺点

(l)输出带宽范围有限

由于DDS内部DAC和波形存储器(ROM)的工作速度有限，使得DDS输出的最高频率有限。目前市场上采用CMOS，TTL，EcL，工艺制作的DDS芯片，工作频率一般在几十MHz至400MHz左右。采用GaAS工艺的DDS芯片工作频率可达2GHz以上。 (2)输出散杂大

由于DDS采用全数字结构，不可避免地引入了散杂。其来源主要由三个：相

位累加器相位舍入误差造成的散杂；幅度量化误差造成的散杂和 DAC非理想特性造成的散杂。

本章小结

本章首先介绍了频率合成技术的发展和分类以及频率合成技术的技术指标，接着介绍了直接数字频率合成技术的现状及应用，紧接着详细地介绍了DDS的工作原理和各主要组成部分的功能与基本结构。最后介绍了DDS的优缺点。

-12-

哈尔滨工业大学华德应用技术学院毕业设计（论文）

第3章 FPGA及其开发环境简介

3.1 现场可编程门阵列（FPGA）简介

FPGA(Field Programmable Gate Array)即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA的使用非常灵活，同一片FPGA通过不同的编程数据可以产生不同的电路功能。FPGA在通信、数据处理、网络、仪器、工业控制、军事和航空航天等众多领域得到了广泛应用。随着功耗和成本的进一步降低，FPGA还将进入更多的应用领域。

FPGA的基本组成部分有可编程输入/输出单元、基本可编程逻辑单元、嵌入式RAM块、丰富的布线资源、底层嵌入功能单元等。

（1）可编程输入输出单元

可编程输入输出单元（IOE）是芯片和外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配需要。为了使FPGA有更灵活的应用，目前大多数FPGA的I/O单元被设计成可编程模式，通过软件的灵活配置，可以适配不同的电气标准和物理特性，调整匹配阻抗特性、上下拉电阻、输出驱动电流大小等。一般来说，FPGA支持的常见电气标准有LVTTL、LVCOMS、SSTL、HSTL、LVDS、LVPECL和PCI等。

（2）基本可编程逻辑单元

基本可编程逻辑单元（LE）是可编程逻辑器件的主体，可以根据设计灵活地改变其内部连接与配置，完成不同的逻辑功能。每个LE包含了一个4输入的查找表（LUT）、一个带有同步使能的可编程触发器、一个进位链和一个级联链。查找表完成纯组合逻辑功能；寄存器配置相当灵活，可配置为带同/异步复位/置位、时钟使能的触发器或者配置为锁存器。

（3）嵌入式RAM块

大多数FPGA都有内嵌的块RAM（Block RAM）。FPGA内部嵌入可编程

-13-

哈尔滨工业大学华德应用技术学院毕业设计（论文）

RAM模块，大大地拓展了FPGA的应用范围和使用灵活性。在本文中实现的过程中，块RAM是设计不可或缺的资源，内部RAM的使用节省了片外器件，从而节省了系统成本。FPGA内嵌的块RAM一般可以灵活配置为单端口RAM（Single Port RAM）、双端口RAM（Double Ports RAM）、伪双端口RAM（Pseudo DPRAM）、CAM（Content Adderssable Memory）、FIFO（First In First Out）等常用存储结构。

（4）布线资源

布线资源连通FPGA内部所有单元，连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。FPGA内部有着非常丰富的布线资源，这些布线资源根据工艺、长度、宽度和分布位置的不同而不同的等级，有一些是全局性的专用布线资源，用以完成器件内部的全局时钟和全局复位/置位的布线；一些叫做长线资源，用以完成器件Bank间的一些高速信号和一些第二全局时钟信号的布线，也称为Low Skew信号的布线；还有一些叫做短线资源，用以完成基本逻辑单元之间的逻辑互联与布线。

（5）底层嵌入功能单元

这里所说的底层嵌入功能单元指的是那些通用程度较高的嵌入式功能模块，比如PLL、DSP、CPU等，随着FPGA的发展，这些功能模块被越来越多的嵌入到FPGA内部，以满足不同场合的要求。在本设计中，选用的FPGA是Altera公司的Cyclone II系列的EP2C5Q208。Cyclone II是Altera公司Cyclone系列的第二代产品，由于采用了低K介质的90nm工艺制造，从而将产品成本降低30%，同时将逻辑密度提升3倍。另外，CycloneII系列的FPGA采用了1.2V的内核电压，将功耗降到了非常低的范围。EP2C5提供的硬件资源包括了：4608个可编程逻辑单元；26个M4K RAM块，总比特数达119,808bits，可以配置成真正双端口模式，最高工频率为260MHz；13个18位×18位的嵌入式硬件乘法器，每个乘法器可配置成两个9位×9位的乘法器，硬件乘法器的最高工作频率可达250MHz；2个PLL；最多用户管脚数为142个，这些管脚可配置成58对差分通道。这些丰富的硬件资源为我们实现DDS 提供了便利。

FPGA的基本特点主要有：

(1)采用FPGA设计ASIC电路，用户不需要投片生产，就能得到

-14-

哈尔滨工业大学华德应用技术学院毕业设计（论文）

合用的芯片。

(2)FPGA可做其它全定制或半定制ASIC电路的中试样片。 (3)FPGA内部有丰富的触发器和I／O引脚。

(4)FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 (5) FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。

可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。

FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。

加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。

3.2 Quartus II 8.1集成开发环境

Quartus II软件是Altera的综合开发工具，它集成了Altera的FPGA/CPLD开发流程中所涉及的所有工具和第三方软件接口。Quartus II8.1版本几乎支持Altera现行的所有FPGA，在该集成开发环境中可以实现电路的设计、综合、适配到最后形成下载文件以及在线配置FPGA，还能对电路进行功能仿真，对适配后形成的最终电路进行时序仿真。也就是说只要有了Quartus II这个集成开发环境，就基本上可以完成Altera公司FPGA开发过程中的所有工作。另外，为了方便设计，Quartus II还提供了免费LPM模块供用户调用，如计数器、存储器、加法器、乘法器等。除了这些免费的LPM模块外，Altera公司还开发了有偿IP核提供给有需要的用户使用。这些LPM模块和IP核都大大简化了设计过程，缩短了开发周期。Quartus II 8.1支持多种输入方式，常用的有：

（1）原理图输入：这种方法最直观，适合顶层电路的设计；

-15-

哈尔滨工业大学华德应用技术学院毕业设计（论文）

（2）硬件描述语言输入：包括AHDL、VHDL及Verilog HDL输入。采用硬件描述语言的优点易于使 …… 此处隐藏：2592字，全部文档内容请下载后查看。喜欢就下载吧 ……