单片机与PC机的串口通信 - 毕业论文(3)

硬件电路设计

图4－1 AT89C51引脚图

一、主要特性： ·与MCS-51 兼容

·4K字节可编程闪烁存储器 ·寿命：1000写/擦循环 · 数据保留时间：10年 ·全静态工作：0Hz-24Hz ·三级程序存储器锁定 ·128*8位内部RAM ·32可编程I/O线 ·两个16位定时器/计数器 ·5个中断源 ·可编程串行通道 ·低功耗的闲置和掉电模式 ·片内振荡器和时钟电路 二、管脚说明：

(1)VCC：供电电压； (2)GND：接地；

(3)P0口：P0口为一个8位漏极开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当

第 11 页 (共 43 页)

PC机与MCS-51单片机的串口通信

FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。

(4)P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。

(5)P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。

(6）P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。

P3口也可作为AT89C51的一些特殊功能口，如下表4－1所示：

表4-1 P3口的第二功能 引 脚 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7

第二功能 RXD TXD INT0 INT1 T0 T1 WR RD 信 号 名 称 串行数据接收 串行数据发送 外部中断0请求 外部中断1请求 定时器/计数器0计数输入 定时器/计数器1计数输入 外部RAM写选通 外部RAM读选通 第 12 页 (共 43 页)

硬件电路设计

P3口同时为闪烁编程和编程校验接收一些控制信号。

(7)RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。

(8)ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。

(9)/PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。

(10)/EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。

(11)XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 (12)XTAL2：来自反向振荡器的输出。

三、振荡器特性：

XTAL1和XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件，XTAL2应不接。有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。

四、芯片擦除：

整个PEROM阵列和三个锁定位的电擦除可通过正确的控制信号组合，并保持ALE管脚处于低电平10ms 来完成。在芯片擦操作中，代码阵列全被写“1”且在任何非空存储字节被重复编程以前，该操作必须被执行。

此外，AT89C51设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两

第 13 页 (共 43 页)

PC机与MCS-51单片机的串口通信

种软件可选的掉电模式。在闲置模式下，CPU停止工作。但RAM，定时器，计数器，串口和中断系统仍在工作。在掉电模式下，保存RAM的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止。 4.1.2 时钟电路

时钟电路是计算机的心脏，它控制着计算机的工作节奏。MCS-51单片机允许的时钟频率是因型号而异的典型值为12MHZ

MCS-51内部都有一个反相放大器，XTAL1、XTAL2分别为反相放大器输入和输出端，外接定时反馈元件以后就组成振荡器，产生时钟送至单片机内部的各个部件。AT89C51是属于CMOS8位微处理器，它的时钟电路在结构上有别于NMOS型的单片机。

CMOS型单片机内部（如AT89C51）有一个可控的负反馈反相放大器，外接晶振（或陶瓷谐振器）和电容组成振荡器，图4－2为CMOS型单片机时钟电路框图。振荡器工作受/PD端控制，由软件置“1”PD（即特殊功能寄存器PCON.1）使/PD＝0，振荡器停止工作，整个单片机也就停止工作，以达到节电目的。清“0”PD，使振荡器工作产生时钟，单片机便正常运行。图中SYS为晶振或陶瓷谐振器，振荡器产生的时钟频率主要由SYS参数确定（晶振上标明的频率）。电容C1和C2的作用有两个：其一是使振荡器起振，其二是对振荡器的频率f起微调作用（C1、C2大，f变小），其典型值为30pF。

第 14 页 (共 43 页)

硬件电路设计

图4－2 CMOS型单片机时钟电路框图

4.1.3 复位电路

计算机在启动运行时都需要复位，使中央处理器CPU和系统中的其它部件都处于一个确定的初始状态，并从这个状态开始工作。

MCS-51单片机有一个复位引脚RST，它是史密特触发输入(对于CHMOS单片机，RST引脚的内部有一个拉低电阻)，当振荡器起振后，该引脚上出现2个机器周期(即24个时钟周期)以上的高电平，使器件复位，只要RST保持高电平，MCS-51保持复位状态。此时ALE、PSEN、P0、P1、P2、P3口都 输出高电平。RST变为低电平后，退出复位，CPU从初始状态开始工作。

本次毕业设计采用的复位方式是自动复位方式。对于CMOS(AT89C51)单片机只要

接一个电容至VCC即可(见图4－3)。在加电瞬间，电容通过电阻充电，就在RST端出现一定时间的高电平，只要高电平时间足够长，就可以使MCS-51有效的复位。RST端在加电时应保持的高电平时间包括VCC的上升时间和振荡器起振的时间，Vss上升时间若为10ms，振荡器起振的时间和频率有关。10MHZ时约为1ms，1MHZ时约为10ms，所以一般为了可靠的复位，RST在上电进应保持20ms以上的高电平。图3-8中，RC时间常数越大，上电进RST端保持高电平的时间越长。当振荡频率为12MHZ时，典型值为C=10uf，R=8.2kΩ。

第 …… 此处隐藏：1654字，全部文档内容请下载后查看。喜欢就下载吧 ……