常用EDA工具软件操作指南(3)

① 选择命令菜单MAX+plusⅡ/Waveform Editor，弹出一个Untitled-Waveform Editor无标题的波形编辑窗口。

② 输入信号节点。选择菜单命令Node/Enter Nodes from SNF，弹出Enter Nodes from SNF对话框。单击List按钮，则Avaliable Nodes & Groups栏中列出所有信号节点。单击向右箭头（=>）,把选中的需要观察的节点送到Selected Nodes & Groups 栏中，如图4.17所示。单击OK按钮，即可看见输入、输出信号出现在波形编辑窗口中。此时波形编辑窗口中，所有编辑的输入节点的波形都默认为逻辑低电平；输出和隐埋节点波形都默认为不定状态。

图4.17 列出并选择需要观察的信号节点

③ 设置波形参量。在为波形编辑窗的计数器的输入信号CLK设定必要的测试时钟之前，首先需设定相关的仿真参数。如图4.18所示，在Option菜单中消去网格对齐项Snap to Grid前面的“√”，以便能够任意设置输入电平位置，或设置输入时钟信号的周期。

图4.18 在Option菜单中取消Snap to Grid 的选择

④ 设定仿真时间。选择命令菜单File/End Time项，在弹出的对话框中输入适当的仿真时间域。如可选50us以便有足够长的观察时间。

⑤ 编辑输入信号波形。如图4.19的标注，利用时钟周期赋值功能键为输入时钟信号CLK设定周期（这里设定周期为100ns），以便仿真后能测试 QA、QB、QC、QD和RCO输出信号。

将某段总线拖黑，由此按钮赋值 放大缩小 赋值‘0’ 赋值‘1’ 赋值不定值‘X’ 赋值高阻值‘Z’ 赋值取反 时钟周期赋值 总线顺序赋值 总线赋值 FSM状态赋值 图4.19 为输入信号设定测试波形

⑥ 波形文件存盘。选择命令菜单File/Save as，弹出Save as对话框，其中波形文件名是默认的（这里是counter10.scf），按下OK按钮即可。

（2）运行仿真器

选择命令菜单MAX+plusⅡ/Simulator，单击弹出的仿真器对话框中的Start按钮，如图4.20所示。仿真结束后，将弹出仿真信息提示对话框，单击确定按钮。

图4.20 运行仿真器

（3） 观察仿真结果

如果当前设计的波形编辑器已打开，在屏幕上选择波形编辑器，则在编辑器上可以看到仿真结果。否则就在仿真窗口单击Open SCF按扭即可打开当前波形文件。图4.21是仿真运算完成后的时序波形。注意，刚进入图4.21的窗口时，应将最下方的滑块拖向最左侧，以便观察到初始波形。由十进制计数器的逻辑功能可知图4.21中的时序波形是正确的。图中还可以进一步了解信号的延时情况。图4.21中右侧的竖线是测试参考线，其上方标出的450.8ns是此线所在的位置，它与鼠标箭头间的时间差显示在窗口上方的“Interval”小窗中。

图4.21 十进制计数器的仿真波形

（4） 时序仿真的定时分析

为了精确测量计数器输入输出之间的延时，可打开时序分析器。选择Max+plusII/Timing Analyzer项，弹出Timing Analyzer窗口，如图4.22所示。单击Timing Analyzer窗口中的Start按钮，延时信息即刻显示在图表Delay Matrix中。其中左排的列表是输入信号，上排列出输出信号，中间是对应的延时量，这个延时量是针对所选定的目标器件的。

图4.22 打开延时时序分析窗

4）器件编程

MAX+plusⅡ提供了多种对器件编程方式,比较常用的方式是利用ByteBlaster编程电缆对MAX系列器件进行编程或对FLEX系列器件进行配置。具体步骤如下：

（1）ByteBlaster编程电缆的一端与微机的并行口相连，另一端10针编程头与装有可编程逻辑器件的PCB板上的编程插座相连。该PCB板还必须为ByteBlaster编程电缆提供电源。

（2）选择菜单命令MAX+plusⅡ/Programmer，系统将弹出编程对话框，所选择的器件不同，对话框相对应的有效按钮也不同。在本例中选择的器件是EPF10K10LC84-4，编程对话框如图4.23所示。

图4.23 编程对话框

（3）选择Options/Hardware Setup，弹出Hardware Setup窗口，如图4.24所示。在其下拉菜单中选择ByteBlaster(MV)编程方式，单击OK按钮。

此编程方式对应计算机的并行口下载通道，“MV”是混合电压的意思，主要指对Altera的各类芯核电压（如5V、2.5V、1.8V等）的FPGA/CPLD都能由此下载。此项设置只在初次装软件后第一次编程前进行，设置确定后就不必重复设置了。

图4.24 设置编程下载方式

（4）下载。单击Programmer 对话框中的Configure按钮，向EPF10K10LC84-4下载配置文件counter10.sof，如果连线无误，应出现报告配置完成的信息提示。

到此为止，完整的原理图输入的设计流程已经结束。

4.2 Xilinx ISE Series的使用

4.2.1 ISE的安装

现以ISE 5.2i为例介绍Xilinx ISE Series的安装过程。 1）系统配置要求

ISE 5.2i推荐的系统配置与设计时选用的芯片有关。因为在综合与实现过程中运算量非常大，所以对系统配置要求很高。为了提高综合、仿真、实现过程的速度，对于计算机的CPU的主频、主板和硬盘的工作速度，尤其是内存大小配置都有非常高的要求。在ISE 5.2i支持的所有Xilinx的FPGA/CPLD中，要求最低的Spartan II和XC9500/XL/XV等系列需要的内存和虚拟内存推荐值均达到128MB，而对于Virtex-II XC2V8000来说，需要的内存和虚拟内存推荐值均高达3GB。

2）ISE 5.2i的安装

以中文版Windows XP操作系统为例加以说明。

（1）启动Windows XP，插入ISE5.2i安装光盘，自动或选择执行Install.exe，安装

界面如图4.25所示。

图4.25 ISE5.2i安装界面

（2）单击此时安装界面上的操作选择“下一步”直到出现图示对话框，输入有效的Registration ID。之后单击“下一步”选择安装路径；再之后点击“下一步”，会弹出图4.26的对话框，可以选择器件模型。

图4.26 器件模型选择对话框

（3）点击“下一步”，如图4.27所示，可以选择器件种类。