常用EDA工具软件操作指南(2)

图4.7 输入元件对话框

c.选择Enter Symbol对话框中元件库列表中的一个元件库，双击鼠标左键，将更新符号元件列表Symbol Files中的元件。在本例中选择mf库，并选择74160（同步十进制加法计数器），单击OK按钮，带红色边框的74160符号显示在原理图绘图区。

d.重复上述操作，在Prim库中分别选择Vcc，GND，INPUT，OUTPUT元件输入到绘图区。 e.若需要相同的元器件，用鼠标选定已有的元器件，在工具栏上选择复制，粘贴图标，即可复制出该元器件。

其次是元件的移动操作:

添加元件后若需要重新调整元件位置，则方法如下： a.在绘图工具栏中选定选择按扭。

b.移动光标到需要移动的目标文件外围虚线区域内，当光标以箭头形式出现时，单击鼠标确定，选定的器件将被红线所包围。按下左键并保持按下状态，拖动鼠标到目的位置，释放左键，则完成对器件的一次拖动。

c.如果需要同时移动多个目标，则可在欲移动的目标外围按左键，拖动鼠标，将出现一个选择框，当目标完全处于选择框内时释放左键，则目标被红线包围。拖动方法同上。

接着是连线及旋转操作:

如果需要将两个元件输入输出端相连，则将鼠标移动到其中一个元件的输入或输出端上，这时鼠标指示符自动变为“+”形状，然后可按下述步骤操作：

a.按住鼠标左键，光标将由小“+”，变成大“+”，拖动鼠标到另一个元件的输入或输出端上，释放左键，则一条连接线被画好了。

b.如果要删除某条连接线，可单击那根连线使其变为高亮线，然后按键盘上的Del键或在Edit菜单中选择Cut项即可。

c.如果要旋转某器件，右键单击欲旋转的元件，则该元件的外围变为红线，在弹出菜单中选择Rotate项目，再选择旋转角度即可。在本例中绘制的原理图如图4.8所示。

图4.8 十进制计数器

再接着是引脚的命名：

在引脚命名之前，输入输出引脚名均为系统默认的PIN_NAME，为了进行编译，须要重命名。把鼠标移PIN_NAME上，双击鼠标，原引脚名变为黑色，直接输入新的引脚名。如图4.9所示。

图4.9 标记引脚后的电路图

最后是保存文件：

原理图编辑完成后，选择命令菜单File/Save，保存新建的文件，在弹出的文件目录对话框中选择本设计的项目文件夹c:\\baseline下的myproject (步骤（1）中所建)，在文件名对话框中输入文件名，如counter10.gdf，点击OK按钮，完成保存，如图4.10所示。

图4.10 Save As对话框

若采用VHDL或Verilog HDL语言文本设计输入进行逻辑电路的设计，则其输入文件的创建方式如下。这里以VHDL语言为例说明在MAX+plusⅡ系统下进行文本输入的方法。

① 创建VHDL设计工程

在MAX+plusⅡ系统的主界面下，在文件File菜单中选择工程名Project Name，并在对话框中输入工程名。

② 编辑VHDL源程序文件

在文件File菜单中选择New选项，在弹出的新文件对话框中选择文本编辑器Text Editor file，单击OK，系统会自动打开文本编辑器。在文本编辑器中输入VHDL源程序。然后，在File菜单选择保存文件Save选项，在打开的对话框中输入文件名。注意，此文件名必须与VHDL源代码中的实体名一致,后缀名为.vhd。 (2)将设计项目设置成工程文件（Project）

为了使MAX+plusⅡ能对输入的设计项目按设计者的要求进行各项处理，必须先将设计文件，如十进制计数器counter10.gdf，设置为工程（Project）。如果设计项目由多个设计文件组成，则应该将它们的主文件，即顶层文件设置成Project。如果要对其中某一底层文件进行单独编译、仿真和测试，也必须首先将其设置成Project。

将设计项目（如counter10.gdf）设置成Project的步骤如下：

① 如图4.11所示，选择命令菜单File/Project中的Set Project to Current File命令，即将当前设计文件设置成Project。选择此项后可以看到标题栏显示出所设文件的路径，如图4.12所示。这点很重要，此后的设计中应该特别关注此路径的指向是否正确。

图4.11 将当前设计文件设置成工程文件

图4.12 将当前设计文件设置成工程文件后

② 如果设计文件未打开，可如图4.12所示，选择命令菜单File/Project中的Name命令，则弹出工程项目名对话框，如图4.13所示。在Directries小窗口中找到设计文件

图4.13 工程项目名对话框

的目录c:\\baseline\\myproject，在其Files小窗口中双击设计文件counter10.gdf，此时即选定此文件为本次设计的工程了。

2) 编译设计项目

MAX+plusⅡ编译器可以检查项目中的错误并进行逻辑综合,生成仿真、定时分析和器件编程所需要的文件。

MAX+plusⅡ编译器既能接受多种输入文件格式，又能输出多种文件格式。其能接受的设计文件包括：①MAX+plusⅡ自己的图形文件（.gdf）、AHDL文件（.tdf）、VHDL文件（.vhd）；②第三方EDA工具输入文件，如：EDIF文件（.edf）、库映射文件（.lmf）、OrCAD文件（.sch）、Xilinx文件（.xnf）以及赋值和配置文件（.acf）。MAX+plusⅡ编译器的输出文件包括设计校验文件、MAX+plusⅡ的模拟器网表文件（.snf）、第三方EDA工具所用的网表文件（.vo）和标准格式的SDF文件(.sdo).另外还可以输出可编程文件,包括用于编程器下载的目标文件(.pof)、用于在线配置的SRAM目标文件（.sof）和JEDEC文件（.jed）。

编译的步骤如下: (1)选择目标器件

为了获得与目标器件对应的、精确的时序仿真文件，在对文件编译前必须选定最后实现本项目的目标器件，在MAX+plusⅡ环境中需选Altera公司的FPGA或CPLD。

① 选择命令菜单Assign/Device/，将弹出Device对话框如图4.14所示。

图4.14 选择实现本项设计的目标器件

② 在对话框的Device Family列表中选择所需要的器件系列，Device列表中选择所需的器件。当改变不同系列的器件后， Device列表中器件型号也将发生相应的变化。为了选择所有速度级别的器件，应将列表框下方标有“Show Only Fastest Speed Grades”选项的“√”消去。在本例中选择FLEX10K系列中的EPF10K10LC84-4。单击OK按钮。

如果不能确定所需的器件型号，可在列表中不选择具体器件，选择AUTO Device，则编译系统将进行自动的器件选择。

(2）引脚锁定

编译器既可以自动为项目设定引脚，也可以根据使用者的需要自行设置引脚，但一定要

注意先选器件再设置引脚。这里假设根据实际需要将计数器的端口CLK、QA、QB、QC、QD和RCO分别与目标器件EPF10K10LC84-4的第6、7、8、9、10和11脚相接，操作如下：

① 选择命令菜单中的Assign/Pin/Location/Chip，或者用鼠标右键单击引脚符号，在出现的下拉菜单中选Assign/Pin/Location/Chip，弹出Pin/Location/Chip对话框。

② 在Node Name栏输入端口名，在Pin下拉列表中选择引脚号，在Pin Type中选定引脚类型。单击ADD按钮，重复上述操作，完成所有端口的引脚锁定，如图4.15所示。

图4.15 计数器引脚锁定

③ 单击OK按钮，如果输入的引脚号不是器件的I/O引脚，系统将给出错误信息。 ④ 在File菜单中选择Save项，保存设计文件。 （3）编译文件

① 选择命令菜单MAX+plusⅡ/Compiler，弹出Compiler对话框如图4.16所示。此编译器的功能包括编译网表文件提取（Compiler Netlist Extracto …… 此处隐藏：2403字，全部文档内容请下载后查看。喜欢就下载吧 ……