计算机组成原理试题及答案(3)

七、（10分）

答：

组合逻辑设计的微操作命令： 取指： T0：PC → MAR

T1：M[MAR] → MDR, PC+1 → PC

T2：MDR → IR, OP[IR] → 微操作形成部件 执行： T0：SP → MAR

T1：M[MAR] → MDR

T2：MDR → PC, SP+1 → SP

微程序设计的微操作命令： 取指微程序：

T0：PC → MAR

T1：Ad[CMIR] → CMAR

T2：M[MAR] → MDR, PC+1 → PC T3：Ad[CMIR] → CMAR

T4：MDR → IR, OP[IR] → 微操作形成部件 T5：OP[IR] → CMAR

中断返回微程序： T0：SP → MAR T1：Ad[CMIR] → CMAR T2：M[MAR] → MDR T3：Ad[CMIR] → CMAR T4：MDR → PC, SP+1 → SP T5：Ad[CMIR] → CMAR

第 11 页 共 11 页 八、（8分）

答：

针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度； 针对存储器，可以采用主存-辅存层次的设计和管理提高整机的速度； 针对控制器，可以通过指令流水或超标量设计技术提高整机的速度； 针对控制器，可以通过超标量设计技术提高整机的速度；

针对运算器，可以对运算方法加以改进，如进位链、两位乘除法； 针对I/O系统，可以运用DMA技术来减少CPU对外设访问的干预。

1．设[x]补=x0.x 1x2…xn 。求证：[x]补=2 x 0+ x，其中

0 （1> X ≥0）

x 0=

1 （0> X >-1）

2．某机字长32位，定位表示，尾数31位，数符1位，问：

(1) 定点原码整数表示时，最大正数是多少？最小负数是多少？

(2) 定点原码小数表示时，最大正数是多少？最小负数是多少？

3．如图B17.1表示用快表（页表）的虚实地址转换条件，快表放在相联存贮器中，其容

量为8个存贮单元，问：

（1）CPU按虚地址1去访问主存时主存的实地址码是多少？

（2）当CPU按虚地址2去访问主存时主存的实地址码是多少？ （3）当CPU按虚地址3去访问主存时主存的实地址码是多少？

4．某机有8条微指令I1-I8，每条微指令所包含的微指令控制信号如表所示， a-j

分别对应10种不同性质的微命令信号，假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。

第 12 页 共 12 页

5．CD-ROM光盘的外缘有5mm宽的范围因记录数据困难，一般不使用，故标准的播放

时间为60分钟。计算模式1和模式2情况下光盘存储容量是多少？

6．如图所示的系统中断机构是采用多级优先中断结构，设备A连接于最高优先级，设备

B次之，设备C又次之。要求CPU在执行完当前指令时转而对中断请求进行服务，

现假设：TDC为查询链中每个设备的延迟时间，TA、TB、TC分别为设备A、B、C的服务程序所需的执行时间，TS、TR为保存现场和恢复现场所需时间。

试问：在此环境下，此系统在什么情况下达到中断饱和？即在确保请求服务的三个设备都不会丢失信息的条件下，允许出现中断的极限频率有多高？注意，“中断允许”机构在确认一个新中断之前，先要让即将被中断的程序的一条指令执行完毕。

第 13 页 共 13 页

7、已知 x = - 0.01111 ，y = +0.11001，求 [ x ]补 ，[ -x ]补 ，[ y ]补 ，[ -y ]补 ，x + y = ？ ，x – y = ？

8.某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有64条指令，试采用四种寻址方式（立即、直接、基值、相对）设计指令格式。

9假设某计算机的运算器框图如图所示，其中ALU为16位的加法器（高电平工作），SA 、SB为16位锁存器，4个通用寄存器由D触发器组成，O端输出， 其读写控制如下表所示： 读控制 R0 RA0 RA1 1 1 1 0 0 1 0 1 0 选择 R0 R1 R2 1 1 1 R3 不读出 0 x x 写控制

W WA0 WA1 选择

第 14 页 共 14 页 1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不写入 要求：（1）设计微指令格式。

（2）画出ADD，SUB两条微指令程序流程图。

10.画出单机系统中采用的三种总线结构。

11集中式仲裁有几种方式？画出独立请求方式的逻辑图，说明其工作原理.

12刷存的主要性能指标是它的带宽。实际工作时显示适配器的几个功能部分要争用刷存的带宽。假定总带宽的50%用于刷新屏幕，保留50%带宽用于其他非刷新功能。 （1） 若显示工作方式采用分辨率为1024×768，颜色深度为3B，帧频（刷新速率）为72HZ，计算总带宽。

（2） 为达到这样高的刷存带宽，应采取何种技术措施？

13已知某8位机的主存采用半导体存贮器，地址码为18位，若使用4K×4位RAM芯片

第 15 页 共 15 页