SOPC_EDA实验讲义_GW48-PK2

目录

第一章VHDL文本输入设计方法

1.1 编辑输入并存盘VHDL原文件 1.2 将当前设计设定为工程

1.3 选择VHDL文本编译版本号和排错 1.4 时序仿真

1.5硬件测试 1.6部分实验

第二章全国大学生电子设计竞赛赛题练习

2.1 等精度频率计设计 2.2 数字移相正弦信号发生器设计

2.3 测相仪设计 2.4 逻辑分析相仪设计

2.5 存储示波器设计

第三章Quartus II设计正弦信号发生器

3.1 顶层VHDL文件设计

3.1.1 创建工程和编辑设计文件 3.1.2 创建工程

3.1.3 编译前设置 3.1.4 编译及了解编译结果

3.2 正弦信号数据ROM定制

3.2.1 设计ROM初始化数据文件 3.2.2 定制ROM元件（DATAROM.VHD）

3.2.3仿真 3.2.4 引脚锁定、下载和硬件测试 3.2.5 使用嵌入式逻辑分析仪进行实时测试

3.2.6 对配置器件EPCS4/EPCS1编程 3.2.7 了解此工程的R TL电路图

第四章 MATLAB/DSP Builder DSP硬件模块设计

4.1 可控正弦信号发生器设计

4.1.1 建立设计模型 4.1.2 Simulink模型仿真

4.1.3 SignalCompiler使用方法 4.1.4 使用QuartusII实现时序仿真

4.1.5 使用QuartusII硬件测试与硬件实现

4.2 MA TLAB窗口使用嵌入式逻辑分析仪SignalTapII（自动设计流程）

4.2.1安装SignalTapII Node模块 4.2.2系统仿真和硬件测试首先进行系统仿真

4.4 DDS与数字相移信号发生器设计

第五章Nios嵌入式系统开发向导

5.1 Nios软硬件开发流程； 5.2 Nios软硬件开发流程

5.3 SOPC整体系统生成 5.4 Nios硬件系统生成

第六章模拟EDA实验及其设计软件使用向导

第1节P AC _Designer使用向导第2节设计直流增益为9的放大器第3节ispPAC10/20/80简介第七章 GW48-SOPC/DSP(Cyclone器件)适配板使用说明

第八章单片机与GW48-PK2实验系统接口说明

第九章GWDVP-B电子设计竞赛应用板使用说明

第十章现代计算机组成原理实验适配板、GWAK100A适配板使用说明

第十一章 Nios软件开发

第1节调试软件第2节烧写Flash 第3节从新定位复位执行程序第十二章基于直接VHDL模块的Nios自定义指令设计

第十三章基于DSP Builder生成模块的Nios自定义指令设计

附录GW48系列EDA/SOPC主系统使用说明

第一章VHDL文本输入设计方法

1.1 编辑输入并存盘VHDL原文件

首先应该建立好工作库目录，以作设计工程项目的工作库。例如设文件夹为：E:\muxfile ，以便将设计过程中的相关文件存储在此。任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关文件的文件夹，此文件夹将被EDA软件默认为工作库（Work Library）。注意，文件夹不能用中文。

然后打开MAX+plusII，选择菜单“File”→“New…”，出现对话框，在框中选中“Text Editor file”，按“OK”按钮，即选中了文本编辑方式。在出现的“Untitled-Text Editor”文本编辑窗(图1-1)中键入图1-1所示的VHDL程序（2选1多路选择器），毕后，选择菜单“”，即出现如图1-1所示的“Save As”对话框。首先在“Directories”目录框中选择自己已建立好的存放本文件的目录E:\MUXFILE（用鼠标双击此目录，使其打开），然后在“”框中键入文件名“MUX21A.VHD”，按“OK”按钮，即把输入的文件放在目录E:\MUXFILE中了。

注意，1、VHDL程序文本存盘的文件名必须与文件的实体名一致，如MUX21A.VHD；2、文件的后缀将决定使用的语言形式，在MAX+plusII 中，后缀为.VHD表示VHDL文件；后缀为.TDF表示AHDL文件等。如果后缀正确，存盘后对应该语言的文件中的主要关键词都会改变颜色。

1.2 将当前设计设定为工程

为了使Max+plusII能对输入的设计项目进行处理，在编译/综合MUX21A.VHD之前，需要设置此文件为顶层文件，或称工程文件：Project，或者说将此项设计设置成工程：选择菜单“File”→Project→“Set Project to Current File”，当前的设计工程即被指定为MUX21A 。也可以通过选“File”→“Project”→“Name”，在跳出的“Project Name”窗中指定E:\MUXFILE下的MUX21A.VHD为当前的工程。设定后可以看见MAX+plusII主窗左上方（图1-2）的工程项目路径指向为：“e:\mux”。这个路径指向很重要！

图1-1 在文本编辑窗中输入VHDL文件并存盘图1-2 设定当前文件为工程

图1-3 选择目标器件图1-4 设定VHDL编译版本号如果设计项目由多个设计文件组成，则应该将它们的主文件，即顶层文件设置成Project。如果要对其中某一底层文件进行单独编译、仿真和测试，也必须首先将其设置成Projcet。为了获得与目标器件对应的，精确的时序仿真文件，在对文件编译前必须选定最后实现本设计项目的目标器件，在Max+plusII环境中主要选Altera公司的FPGA或CPLD。在设定工程文件后，应该选择用于编程的目标芯片：选择菜单“Assign”→“Device…”，在弹出的对话框中的“Device

Family”下拉栏中，例如选择ACEX1K，此窗口（图4-3）的Device Family是器件序列栏，应该首先在此拦中选定目标器件对应的序列名。为了选择EP1K30TC144-3器件，应将此栏下方标有Show only Fastest Speed Grades 的勾消去，以便显示出所有速度级别的器件。完成器件选择后，按OK键。

1.3 选择VHDL文本编译版本号和排错

选菜单“MAX+plus II”→“Compiler”菜单，选择如图1-4所示界面上方的“Interfaces”→“VHDL Netlist Reader Settings”，在弹出的窗口中选“VHDL’1993”。

在按“START”键运行编译前，还需要作一件事，即在进入编辑窗（图1-4），选择Processing项，选“Fitter Setting”，进入如图1-5的窗口，消去最上的“Use Quartus Fitter…”的勾。最后按“START”键，运行编译器。

注意，如图1-1所示，MUX21A.VHD文件中的实体结束语句没有加分号“；”，在编译时出现了如图1-6所示的出错信息指示。有时尽管只有1、2个小错，但却会出现大量的出错信息，确定错误所在的最好办法是找到最上一排错误信息指示，用鼠标点成黑色，然后点击如图1-6所示窗口左下方的“Locate”错误定位钮，就能发现在出现文本编译窗中闪动的光标附近找到错误所在。纠正后再次编译，直至排除所有错误。注意闪动的光标指示错误所在只是相对的，错误一般在上方。VHDL文本编辑中还可能出现许多其它错误，如：

图1-5 消去“Use Quartus Fitter…”项图1-6 确定设计文件中的错误

1、错将设计文件存入了根目录，并将其设定成工程，由于没有了工作库，报错信息如下：Error ：Can't open VHDL "WORK"

2、错将设计文件的后缀写成.tdf而非.vhd，报错信息如下：Error ：Line1，File e:\mux: TDF syntax error: ...

3、未将设计文件名存为其实体名，如错写为muxa.vhd，报错信息如下：Error ：Line1，...VHDL Design F ile "muxa.vhd" must contain ...

1.4 时序仿真

接下来应该测试设计项目的正确性，即逻辑仿真，具体步骤如下：

1、建立波形文件。为此设计建立一个波形测试文件。选择菜单“File”项及其“New”，再选择New窗中的Waveform Editer..项，打开波形编辑窗。

2、输入信号节点。在图1-7所示的波形编辑窗的上方选择Node项，在下拉菜单中选择输入信号节点项Enter Nodes from SNF。在弹出的窗 …… 此处隐藏：12224字，全部文档内容请下载后查看。喜欢就下载吧 ……