一种低失调CMOS比较器设计

第12卷 第1期 电路与系统学报 Vol.12 No.1 2007 年 2 月 JOURNAL OF CIRCUITS AND SYSTEMS February, 2007

文章编号：1007-0249 (2007) 01-0051-04

一种低失调CMOS比较器设计

李杰， 吴光林， 吴建辉， 戚韬

*

（东南大学 国家专用集成电路系统工程技术研究中心，江苏 南京210096）

摘要：本文在研究各种比较器失调消除技术基础上，提出了一种用于ADC电路的高速高精度比较器失调消除技术。该比较器由主动复位和共模箝位的预放大器和输出锁存器构成，通过负反馈自适应调整比较器输入失调电压，降低了开关电容沟道电荷注入和时钟馈通对比较器精度的影响。仿真结果表明，在Chartered 0.35µm COMS工艺下，电源电压3.3V，调整后的比较器失调误差为34µV，比较速率100MHz。

关键词：A/D转换器；比较器；失调消除技术；放大器 中图分类号：TN432 文献标识码：A

1 引言

比较器是逐次逼近型ADC和flash ADC电路中关键的部分[1,2]。比较器中电路元件的失配造成比较器通常的失调误差大约为50mV[3]，为了满足高精度的模数转换器（ADC）设计，必须对比较器进行失调消除。通常的失调消除技术有输入失调存储、输出失调存储[4]、电阻激光修正、反馈自调整[5]。输入失调存储由于要克服开关断开引起的时钟穿通效应，需要较大电容，这样降低比较器输入电压的建立时间。输出失调存储和输入失调存储一样，由于失调存储电容在信号传输路径上，降低了比较器的速度，同时它也不能消除沟道电荷注入的影响，降低了比较器的精度[6]。片上电阻激光修调是指在测试时对比较器的负载电阻进行激光修调。由于校准过程只在芯片制造时进行一次，要求电路具有时间和温度的稳定性。这种校准方法具有芯片面积小、不需外加芯片外元件、比较器可以连续性工作等优点，缺点是需要校准工序，增加成本。文献[5]提出的反馈自调整失配校准方式可以根据电路对温度和时间稳定性的要求，调整自校准周期，使得比较器获得稳定的较小的输入失调，缺点是占用芯片面积较大。本文从提高比较器电路精度和速度出发，介绍了一种比较器失调消除技术。

2 比较器设计

2.1 比较器失调消除技术

为了弥补上述比较器失调消除技术的不足，本文采用了反馈多周期失调消除技术，通过输出反馈调整比较器的输入端，使得输入为零时，比较器输出为零。比较器失调校准原理如图1所示，它的基本思想是在比较器两端输入相等时，由于比较器电路元件失配，使得比较器的输出不等，通过这个输出差值调整比较器输入端，尽量使比较器输出相等。

图2为图1失调消除电路的时序，当Φ1为高电平时，开关S1，S2，S7和* 收稿日期：2005-08-01 修订日期：2006-02-11

图1 比较器失调消除原理

）

52 电路与系统学报 第12卷

S8闭合，偏置电压Vref同时接到比较器的两个输入端VIN和VINR，偏置电压Vc初始化NMOS电容N3和N4。当开关S1和S2断开时，根据电荷守恒，输入端VIN和VINR的电压相等（忽略时钟馈通和沟道 电荷注入）。在Φ2为高电平时，比较器输出比较结果。在Φ3为高电平时，根据比较器输出决定电容C3和C4的冲放电，在Φ4为高电平时，电容C3与NMOS电容N3，电容C4与NMOS电容N4之间的电荷进行重新分配，NMOS管N6和N5的栅压变化，控制N6和N5的输出电阻变化（N6和N5工作在深线性区），使得T1点的电压变化自适应地补偿比较器的输入端。失配校准完后，Φ5为高电平，开关

S9、S10闭合，输入比较信号AIN和AINR。在Φ3为高电平时，电

容C3上的电荷为：

QC3=C3×VM （1） 式（1）中VM为图1中M点电压。在Φ4为高电平时，电容C3、电容N3上的电荷分别为：

Q （2） QC3'=

C3+CN3C3Q （3） QN3=

C3+CN3C3

C

C3

图2 失调消除电路时序

式（3）中CN3电容大小为WLCox，W和L分别为NMOS电容N3的宽和沟道长度，Cox为单位面积的栅电容。根据式（1）和式（3），电容N3上电压变化量为：

（4） VTA1=

C3+WLCox

C3×V

T1点电压的变化量为： VT1=(V VL) （5）

RN5+ RN5+RN6+ RN6H

式（5）中RN5、RN6分别为NMOS管N5、N6的输出电阻， RN5、 RN6分别为RN5、RN6随栅压的变

R

化量。为了得到线性变化的电阻，NMOS管N5、N6工作在深线性区，即让(VH-VL)<<2(VGS-VTH)。RN5的变化量为：

RN5≈

VK(VGS5 VTH5)

（6）

式（6）中K为µnCoxW5/L5。设计中N5、N6用同样的宽长比， RN5＝ RN6，把式（4）、（6）代入式（5），得如下等式：

VT1≈

C3 V (V V)

（7） k(VGS5 VTH5) (RN5+RN6) (WLCox)

根据式（7），减少电容C3的值，或者采用大的NMOS管N3，都能有效减少 VT1，提高失调校准精度，但它降低了失调校准的速度。同理，对电容C4，NMOS管N4有类似的结论。可见该比较器失调消除技术相对于输入失调存储和输出失调存储并没有在信号传输路径上加入电容，可以大大提高比较器的速度和精度，并且它不需要工艺和温度的稳定性[5]，它同时消除开关

图3 比较器设计电路

S1、S

2断开时引起的时钟馈通和沟道电荷注入对比较器输入端的影响。

第1期 李杰等：一种低失调CMOS比较器设计 53

2.2 高速比较器设计

图1中的比较器电路如图2所示，该比较器由三级预放大器构成。为了克服输出锁存器的噪声回踢

[3,4]

图4 比较器时序

，第二级放大器采用折叠结构。为了提高

比较器的速度，Φ2和Φ6分别对输出锁存器和预放大级比较器复位，比较

器时序如图4所示；另一方面，对第一级和第二级预放大器进行共模箝位（PMOS管P11和P12），这样不需要共模负反馈，提高了比较器的速度[8]。为了减小比较器小信号输入时输出建立时间，第一级比较器应该具有足够大的带宽[9]和相对小的增益。

输出锁存器在Φ2信号为高电平时，等效电路如图5所示。图3中B1和B2电压不等转化为如图5所示的电流ID1和ID2不等，使得图5中V1和V2到达NMOS管阈值电压的时间不等，由于锁存器正反馈，先到阈值电压端迅速变为高电平，而另一端为低电平。输出电流差可表示为：

I=ID1 ID2=

K W2L

v

4I

K W/L

v

2

（8）

式（8）中 V=VB1-VB2，W/L是图3中P13、P14的宽长比。根据（8）式，可以通过增加W/L提高比较器的精度。但是宽长比的增加，导致MOS管的寄生对于图5所示的锁存器输出瞬态响应电容增加，电流ID1和ID2 建立时间增加。为[7]： vout(t)=et/τ vi （9） 式（9）中，τ=

Cgm13

W L32

=C ， Vi为V1和V2点其中之一到达阈值电压 3ox2K I

图5 锁存器等效电路

时，V1、V2的电压差。 Vout(t) 为V1、V2点随时间变化的电压差。式（9）表明 Vi对锁存器输出再生是十分关键的，如果 Vi太小 …… 此处隐藏：5502字，全部文档内容请下载后查看。喜欢就下载吧 ……