计算机组成原理试卷及答案 - (2) - 图文(6)

计算机组成原理试题及答案

一． 选择题（每小题1分，共10分）

1 六七十年代，在美国的______州，出现了一个地名叫硅谷。该地主要工

业是______它也是______的发源地。 A 马萨诸塞 ，硅矿产地，通用计算机 B 加利福尼亚，微电子工业，通用计算机

C加利福尼亚，硅生产基地，小型计算机和微处理机 D加利福尼亚，微电子工业，微处理机 2 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。

A 阶符与数符相同为规格化数 B 阶符与数符相异为规格化数

C 数符与尾数小数点后第一位数字相异为规格化数 D数符与尾数小数点后第一位数字相同为规格化数

3 定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数

范围是______。

26

A -215 ~ +（215 -1） B -（215 –1）~ +（215 –1） C -（215 + 1）~ +215 D -215 ~ +215 4 某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目

为______。

A 64，16 B 16，64 C 64，8 D 16，16 。 5 交叉存贮器实质上是一种______存贮器，它能_____执行______独立的读

写操作。

A 模块式，并行，多个 B 模块式串行，多个 C 整体式，并行，一个 D 整体式，串行，多个 6 用某个寄存器中操作数的寻址方式称为______寻址。

A 直接 B 间接 C 寄存器直接 D 寄存器间接

7 流水CPU 是由一系列叫做“段”的处理线路所组成，和具有m个并行

部件的CPU相比，一个 m段流水CPU______。

A 具备同等水平的吞吐能力 B不具备同等水平的吞吐能力 C 吞吐能力大于前者的吞吐能力 D吞吐能力小于前者的吞吐能力 8 描述PCI总线中基本概念不正确的句子是______。

A HOST 总线不仅连接主存，还可以连接多个CPU B PCI 总线体系中有三种桥，它们都是PCI 设备

C 以桥连接实现的PCI总线结构不允许许多条总线并行工作 D 桥的作用可使所有的存取都按CPU 的需要出现在总线上 9 计算机的外围设备是指______。

A 输入/输出设备 B 外存储器

C 远程通信设备 D 除了CPU 和内存以外的其它设备

10 中断向量地址是：______。

A 子程序入口地址 B 中断服务例行程序入口地址 C中断服务例行程序入口地址的指示器 D 中断返回地址

二. 填空题 （每题3分，共15分）

1 为了运算器的A. _____，采用了B. _____进位，C. _____乘除法和流水线等并行措施。

2 相联存储器不按地址而是按A. ______访问的存储器，在cache中用来存放B. ______，在虚拟存储器中用来存放C. ______。

3 硬布线控制器的设计方法是：先画出A. ______流程图，再利用B. ______写出综合逻辑表达式，然后用C. ______等器件实现。

4 磁表面存储器主要技术指标有A.______，B. ______，C. ______，和数据传输率。

5 DMA 控制器按其A. ______结构，分为B. ______型和C. ______型两种。 三． （9分）求证：[X]补+ [ Y ]补 = [ X + Y ]补 （mod 2）

四． （9分）某计算机字长32位，有16个通用寄存器，主存容量为1M字，采用单字长二地址指令，共有64条指令，试采用四种寻址方式（寄存器、直接、变址、相对）设计指令格式。

五． （9分）如图B2.1表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中，其中容量为8个存贮单元。问：

（1） 当CPU 按虚拟地址1去访问主存时，主存的实地址码是多

27

少？

（2） 当CPU 按虚拟地址2去访问主存时，主存的实地址码是多

少？

（3） 当CPU 按虚拟地址3去访问主存时，主存的实地址码是多

少？

页号 该页在主存中的起始地虚拟地址 页号 页内

址 地址

33 42000 1 15 0324 25 38000 7 96000 7 0128 2 6 60000

48 0516 4 40000

3 15 80000 5 50000 30 70000 图B2.1

六． （10分）假设某计算机的运算器框图如图B2.2所示，其中ALU为16位的加法器，SA 、SB为16位暂存器，4个通用寄存器由D触发器组成，Q端输出，

其读写控制如下表所示：

读控制 写控制 RA1 选择 W WA0 WA选择 R0 RA0 1 1 0 0 R0 1 0 0 R0 1 0 1 R1 1 0 1 R1 1 1 0 R2 1 1 0 R2 1 1 1 R3 1 1 1 R3 0 x x 不读出 0 x x 不写入

要求：（1）设计微指令格式。

（2）画出ADD，SUB两条指令微程序流程图。 七． （9分）画出单机系统中采用的三种总线结构。

八． （9分）试推导磁盘存贮器读写一块信息所需总时间的公式。

28

图B2.2

九． 十．

（10分）机动题 （10分）机动题

参考答案

一．选择题

1. D 2. C 3. A 4. D 5. A 6. C 7. A 8. C 9. D 10. C 二． 填空题

1. A.高速性 B.先行 C.阵列。

2. A.内容 B.行地址表 C.页表和段表。

3. A.指令周期 B.布尔代数 C.门电路、触发器或可编程逻辑。 4. A.存储密度 B.存储容量 C.平均存取时间。 5. A.组成结构 B.选择 C.多路。 三． 解：（1）x > 0 , y > 0 , 则x + y > 0

[X]补+ [ Y ]补 = x + y =[ X + Y ]补 （mod 2） (2) x > 0 , y < 0 , 则x + y > 0 或x + y < 0

因为 [X]补= x , [ Y ]补 = 2 + y

所以[X]补+ [ Y ]补 = x + 2 + y = 2 + （x + y）

当x+y>0时，2+(x+y)>2，进位2必丢失，又因(x+y)>0,所以

29

[X]补+ [ Y ]补 =x+y= [ X + Y ]补 （mod 2） 当x+y<0时，2+(x+y)<2，又因(x+y)<0,所以

[X]补+ [ Y ]补 =x+y= [ X + Y ]补 （mod 2）

（3）x < 0 , y > 0 , 则x + y > 0 或x + y < 0

这种情况和第2种情况一样，把x和y的位置对调即得证。 （4）x < 0 , y < 0 , 则x + y < 0

因为 [X]补= 2 + x , [ Y ]补 = 2 + y

所以[X]补+ [ Y ]补 = 2 + x + 2 + y = 2 + （2 + x + y）

上式第二部分一定是小于2大于1 的数，进位2必丢失，又因

（x+y）<0

所以[X]补+ [ Y ]补 = 2 + （x + y）= [ X + Y ]补 （mod 2） 四．解：64条指令需占用操作码字段（OP）6位，源寄存器和目标寄存器各4位，寻址模式（X）2位，形式地址（D）16位，其指令格式如下： 31 26 25 22 21 18 17 16 15 0

OP 目标 源 X D 寻址模式定义如下： X= 0 0 寄存器寻址 操作数由源寄存器号和目标寄存器号指定 X= 0 1 直接寻址 有效地址 E= (D) …… 此处隐藏：2045字，全部文档内容请下载后查看。喜欢就下载吧 ……