BIOS电路工作原理

BIOS电路工作原理

2011年03月16日 星期三 上午 09:42

常见的49LF002A型号的BIOS芯片其引脚排列如图

常见的29F002B型号的BIOS芯片其引脚排列如图

BIOS芯片引脚功能描述：

VDD:供电引脚，一般为5V或3.3V、0V。

VSS:地。

DQ0至DQ7：数据线，一共有8个。

A0至A17:地址引脚。

WE#：读写信号控制端，低电平有效（高电平时只允许读），此信号由南桥芯片发出。

OE#:数据允许输出信号端，低电平有效，此信号由南桥芯片发出。

CS#、CE#:片选信号，低电平有效，此信号由南桥芯片发出。

R/C#（CLK）：行列选择，或时钟输入。

RST#:复位引脚，低电平有效。

NC:空脚。

当按下电源按钮时，主板就开始加电运行。加电后CPU并不知道从哪里开始读取指令并执行，因此各CPU生产厂商统一约定：对于x86系列的CPU，加电后CPU里的指令寄存器复位为Offff: OOOO，这个地址就是BIOS程序占用的内存地址。接着就是CPU如何找到BIOS，并将控制权交给它，这是一个寻址过程。加电或复位后，CPU通过前端总线发出第一条寻址指令，北桥芯片接到寻址指令后，通过PCI总线发给南桥芯片，南桥芯片通过LPC总线再继续寻址，寻到0ffff:0000这个地址是在BIOS芯片里，于是0ffff: 0000这个地址里的指令（通常是一条跳转指令）通过LPC总线一南桥芯片-PCT总线一北桥芯片一前瑞总线，送到CPU里执行。第一条指令执行后，BIOS取得硬件系统的控制权，就对电脑进行自检。

新型8脚BIOS各引脚功能定义：

SCK Serial Clock To provide the timing of the serial interface. Commands, addresses, or input data are latched on the rising edge of the clock input, while output data is shifted out on the falling edge of the clock input

SI Serial Data InputTo transfer commands, addresses, or data serially into the device Inputs are latched on the rising edge of the serial clock

SO Serial Data Output

To transfer data serially out of the device.

Data is shifted out on the falling edge of the serial clock.

CE# Chip Enable The device is enabled by a high to low transition on CE#. CE# must remain low for the duration of any command sequence.

WP# Write Protect The Write Protect (WP#) pin is used to enable/disable BPL bit in the status register. HOLD# Hold To temporarily stop serial communication with SPI flash memory without resetting the device.

VDD Power Supply To provide power supply

VSS Ground

注： SPI(Serial Peripheral Interface--串行外设接口)总线系统是一种同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。 1片选当CPU选中他就会拉低2SPI的接受发送叫主入从出、理解成数据交换、有不规则的波形3写保护4 GND 8供电5和2相对的主入从出6时钟。