集成电路设计基础复习提纲

集成电路设计基础复习提纲

一 EDA常用unix命令

Ls: 显示当前目录下的文件和路径 Pwd: 显示当前文件的绝对路径.

cd : 进入指定目录 more 显示文件内容

cp ;复制 rm;删除mkdir ; 创建目录 vi;创建或修改一个文件

tar;打包文件 zip ; 压缩文件unzip ;解压文件ftp：传送文件

二 基本概念

1版图设计

CIW ：命令解释窗口Library 库，Reference Library,相关库 Library Path，库路径 Cell 单元View ，视图Techfiler.tf, 工艺文件cds.lib,库管理文件

techfile.cds ，ASCII文件LSW，涂层选择窗口

display.drf ，图层显示文件 LayerPurpose Pair;涂层用途配对

，Cellview Attributes and Properties；单元视图属性，Instance，单元

2 DIVA验正

DRC,(设计规则检查)EXTRACT（提取）ERC(电路规则检查)LVS,（版图和电路图比较） Hierarchy（层次化), Flatten(平面化)，Derived Layer（导出层）, Original Layer（原始层）, Soft-Connect（软连接），Recognition Layer（识别层） ，MatchType（匹配），permute（交换），prune（删除），

三 DIVA验正命令及操作

1 DIVA程序结构

Drc：图层工艺命令用限制块去包含或排除特定的命令群组改全局变量

drc/extract drc 命令去检测

EXT 程序结构

预先设定提取设备的声明定义设备识别层定义终端名定义软连接如需 定义连接 声明完成声明 输出

2 图层处理：

geomNot, geomCat，GeomAnd, geomOr, geomAndNot, GeomXor,

geomOutside, geomInside, GeomButting, geomCoincident,

geomEnclose ,geomOverlap, geomSize, geomStretch, saveDerived,

copyGraphics, geomErase，

GeomXor这个命令输出两层或多层之间非公有的部分,

geomNot(输出输入层的反),

geomCat使所有的输入层连续。其输出包含所有的输入层

GeomAnd与, 输出两个不同层次或边界间的交叠部分

, geomOr或, 输出所有的输入层,

geomAndNot与非,输出第一层中未被第二层覆盖的部分。

相关命令

geomInside选择完全处在第二输入层中的第一输入层,

geomOutside选择完全处在第二输入层之外的第一输入层

GeomButting(选择与第二输入层相外切的层次),

geomCoincident选择与第二输入层相内切的层次,

geomOverlap(选择与第二输入层有公共面积的层次)。

尺寸命令

geomSize按输入的数值扩张或收缩输入层,

geomStretch(扩张或收缩输入层的边界。

存储命令

saveDerived将衍生层存入库中相关的视图中去,

copyGraphics从当前分析层拷贝源层次到特定层中去,

geomErase从所有的视图中删去指定原始图形层上的全部图形

outLayer = geomBkgnd创建个长方形包围设计中的所有数据)

geomEnclose选择完全包含第二输入层的层次可以内切

geomStraddle(选取个被其他多变形横跨的多边形)

geomHoles(从甜甜圈图形里生成图形)

4 DRC 操作步骤及常用命令

width, notch, area, sep, enc, ovlp,

Width 线宽:检查同一输入层中内边线到内边线的距离,

notch 开槽: 检查同一输入层中外边线到外边线的距离,

area 面积: 检查单一输入层的面积,

sep 隔离: 检查第一输入层的外边线到第二输入层外边线的距离,

enc 包围: 检查第一输入层的内边线到第二输入层外边线的距离,

ovlp 覆盖: 检查第一输入层的内边线到第二输入层内边线的距离,

5 提取器件操作步骤？

根据器件版图，写出提取Nmos器件程序？

3提取nmos 管的程序

Via=geomOr(“via”)…

ngate=geomAnd(ndiff poly1)

nsd=geomAndnot(ndiff poly1)

ptap=geomAndNot(pdiff nwell)

geomConnect(via (contact metal1 nsd poly1 ptap)) subConn=geomStamp(sub ptap) extractDevice(ngate poly1(“G”) nsd(“S””D”) subConn (“B”) “nmos ivpcell”) saveRecongnition(ngate “poly1”) saveInterconnect(contact metal1 poly1 (nsd” ndiff”))

根据器件版图，写出提取Pmos器件程序？

6 LVS 操作步骤及命令

PruneDevice忽略特定的设备在比较中

permuteDevice允许mos 结构与终端交换与类似与系列设备的合并

parameterMatchType当遇到不模糊的线路时 所调用的工艺参数技术规程

compareDeviceProperty在版图和原理图里比较设备参数所调用的技术参数

四 设计方法

1 CIC设计流程？设计规划，建库，原理图输入，电路仿真，细胞模块版图，Topcell版图，输出GDSII，制掩膜，流片，封装测试。

2在CIC设计中建立设计库和单元的步骤？建库：进入设计项目所在的文件夹，打开命令窗口输入icfb。在ciw菜单栏选择file-craet –creat new library,选择要连接的techfiler.tf或者悬着相应的库为链接库，然后根据指示完成余下的操作

3 库的路径编辑？

4 图层的选择及绘图的方法？在lsw选择图层选择（AV/NV/AS/NS）;shift+middle mouse layer tap.lsw-edit-layer tap/[/t]选取点2次

5 版图编辑基本方法及常用命令的使用？新建，根据设计要求选择图层用不同的绘图命令绘

制和按参数编辑，连接，测试

6 GDS数据输入输出步骤？工艺文件，建库，拉动相关库，符号库，原理图编辑，版图编辑 7 pk445chip电路、模块电路设计（结构）及工作原理？

Pk445chip 主要有两个放大器还有一个测量控制器和测量开关管以及两个单向二极管和信号存储器组成当一个峰值信号来到时第一个放大器把峰值信号跟随输出到信号存储器存储而峰值下降时通过第二个放大器的反馈使信号保持。在第二个峰值来到前通过测量控制器控制MOS 开关管放电使存储器复位。

版图设计方面主要是运放、测量控制器和测量开关管。运放采用差分同相输入单端输出加上一个RC 反馈网络作为频率补偿。测量控制器和测量开关管采用简单的反相器加与非门和一个NMOS 管子组成。布局布线采用自动的布局布线。

8 pk445chip版图设计的原则？匹配设计，抗干扰设计，抗寄生效应，可靠性

五 实验

1 版图编辑部分实验 lab1-3， lab1-4，lab2-4， Lab2-5 ，lab3-1—lab3-5。

2 DIVA部分实验 lab2-1， lab2-4， lab2-5， lab3-1， lab4-1， lab5-1 lab5-3 。