基于FPGA的数字摄像机输出视频DVI显示

第 4卷第 1期 l 12 1年 1月 01 1

激光与红外L ER& I RAR AS NF ED

Vo . 1 41, No. 11

N v mb r 2 1 o e e,0 1

文章编号： 0 - 7 (0 1 1- 5￣ 1 1 08 21 )1 28 5 0 5 1

电子电路

基于 FG P A的数字摄像机输出视频 D I示 V显李飞，晶红李刚王宣宋玉龙刘，,,(. 1中国科学院长春光学精密机械与物理研究所，吉林长春 10 3;. 30 3 2中国科学院研究生院，京 10 3 )北 0 0 9

摘要：硬件电路设计和 E A设计两个方面，绍了一种基于 F G的 C meaLn从 D介 PA a r ik接口数

字摄像机输出视频 D I示的实现方法。从系统的硬件电路入手，绍了硬件电路的系统设 V显介计原理和各组成部分；点介绍了 F G内部各模块的划分、现，括 C m r Ln重 PA实包 a ea ik接口模 块、前端 FF IO控制模块、D A控制模块、乓操作控制模块、 SR M乒后端 FF IO控制模块、 V视频 D I显示控制模块。实验证明，系统能很好的实现 C meaLn该 a r ik接口数字摄像机输出视频 D I V显示，并且成本低、应用范围广。 关键词： P A; F G乒乓操作；D A D IC m r ik S R M; V; a eaLn中图分类号： P 3 . T 34 3文献标识码： A D:0 3 6/.sn 10 .0 8 2 1 . 1 0 9 OI 1 . 9 9 ji . 0 15 7 .0 1 1 . 1 s

Dip a i g d gt lc m e a v d o o s ly n iia a r i e n DVI m o io a e n FPGA nt rb sd oL e L U Jn— o g, IGa g, ANG Xu n, ONG Yu ln IF i一， I igh n L n W a S — g o( . h n c u nt ueo O t s Fn e h n sa d P yi, h eeA a e yo c n e C a g h n 1 0 3, h a 1 C a g h n Is tt f pi, ieM c a i n h s s C i s c d m f i c, h n c u 3 0 3 C i; i c c c n Se n

2 Ga ut U ie i f h eeA ae yo c ne, eig10 3,

hn ) . rd a nvr t o C i s cd m f i csB in 0 09 C ia e sy n Se j

Ab t a t T i p p r gv sa s l t n t ip a ie r d c d b ii lc mea w t a r i k i tr c n t e sr c: h s a e i e ou i o d s ly vd o p o u e y d gt a r i C me a l n e a e o h o a h n f mo i rw t n t i DVI n e a e T i e in i c mp s d w t w a s h r wa ecr u t e in a d E e in o P A. o h tr c . h sd sg s o o e i t o p r, a d r i i d sg n DA d sg f G i f h t c F S at g f m t e h r wae s se, i d s n i t d c ste p i cp e o eh r wa es s m n tSc mp n n s F— tri r h a d r y tm t s e i r u e h rn i l ft a d r y t a d i o o e t; o n o h g n o h e C S i p to h u c in mo ue i i h P A,n l d n a r i k i tra e mo ue,owad F F c n rl U s u n t e f n t d l s w t n te F G o h ic u ig C me a l n e c d l f r r I O o t n f o mo u e, DRA c n r l d l, ig p n p r t n c n r lmo u e b c wad F F o to mo u e D i e i— dl S M o t o mo u e p n— o g o e ai o t d l, a k r I O c n rl o o d l, VIv d o d s pa o to d l . x e i n ss o h tte s s m a c iv e e tDVI i ly o i i lc mea o t u i— ly c n r l mo u e E p rme t h w t a h y t c n a h e ea p r c e f s a fd gt a r u p t d d p a v e w t d a t g s s c slw o ta d wi e a p ia in o, i a v na e u h a o c s n d p l t . h c oKe y wor s: d FPG

A; n p n p r to S pig— o g o e a in; DRAM; DVI Ca r n ; me a Lik

1引言

G A将数据从 S R M中读出并产生行同步信号和 D A场同步信号，给 D 1送芯片进行编码。系统为送 V发一

数字摄像机向高分辨率、高帧频的方向发展，数

据量大大增加，后端视频数据的传输压力也越来越大。当前数字相机视频输出大都采用高速的 C m a eaLn r ik接口，a r ik标准支持的最高数据传 CmeaLn输率可达到 60MB s但市场上没有 CmeaLn 8/, a r ik

块板卡的形式，代替数字视频采集卡和 P可 c机，

给工程应用带来了极大的方便并且降低了成本。2系统设计原理

2 1系统硬件设计 .本系统硬件电路核心组成部分为 F G Cme— P A、a raLn议芯片、片 S R M、 V发送芯片。系 ik协两 D A DI基金项目：国家“ 7”金支持项目( o 20 C 7 4015) 93基 N .09 B20 0资助。

接口显示器，工程中多采用数字采集卡和 P c机联用，实现 Cm r Ln接口摄像机数字视频采集和显 a e i a k示，给该类数字摄像机输出视频的显示带来了不便。 本文介绍了基于 F G P A的数字摄像机输出视频 D I V显示的一种实现方法。即使用 F G作为主控芯 PA片，采用乒乓操作将数字相机 CmeaLn a r ik接口输入

作者简介：李

飞，,男硕士，主要研究方向为运动图像实时去模

糊。Emall l7@ 16 cr— i:u 57 2 .o i n收稿日期：0 l 50修订日期：0 1 60 2 1 - -4; 0 2 1- -2 0

的数字视频信号存储到外部存储器 S R M中，P DA F—

l6 20

激光与红外

第 4卷 1

l数据通道 _。本系统中采用 Bs标准，a e— 2个 2 J ae Cmr aLn ik接口模块， C m r Ln议芯片输出的 2将 a ea ik协 8位有效数字信号分离为 2 4位像素数据 D t[30、 aa2:]

帧同步信号 F A、 V L行同步信号 L A、 V L像素时钟 p— i xc、据有效信号 D A,将它们输出给前端 l数 k VL并FF I O端控制模块。 3 2前

端 FF . IO控制模块

为了提高 S R M的读写数据的速率， D A对 S R M采取猝发的读写方式，据写入 S R M并 D A数 D A不是连续写入，由 C m r ik模块输出的像素数而 a ea n L据却是连续的，了将数据正确的写入 S R M,为 D A需要将 C m r ik模块输出的像素数据用内部 FF a eaLn IO进行缓存，从 FF再 IO读出写入 S R M。前端 FF D A IO控制模块，前端 FF为 IO产生写使能信号、时钟、写图 3 S R M控制模块结构框图 D AF g 3 fa wo k d a r m fS i . r me r ig a o DRAM o t lmo u e c n r d l o

() 1主控状态机：电初始化、新控制、式上刷模

寄存器配置、写控制，生相应的命令送给命令译读产码模块。

读使能信号、时钟、D A写请求信号、D A 读 SR M SR M写地址。为了防止前端 FF IO被读空和空读 FF IO(前端 FF IO没存取有效像素数据而对 FF IO进行读操作 )前端 FF, IO控制模块同时还对前端 FF中 IO

() 2命令译码模块： S R M硬件相连接的接与 D A

口模块。接收主控状态机所产生的命令码并将其译码成 S R M的控制信号 ( D A片选信号 C—、 Sn时钟使能

信号 ce n行选通信号 r—, k—、 a n列选通信号 cs n s a—等 )并将前端 FF控制模块所产生的 S R M写， IO DA地址、后端 FF IO所产生 S R M读地址，主控状 DA在

存放像素数据个数进行计数。当 FF IO写使能信号(i— re )高电平而时，储数据个数计数器 fow— n为 f存 ( f ue—one) C D输出的像素时钟上升沿 i— fo sd cut对 C r进行计数加 1从 FF向 S R M中写数据采用猝； IO D A

态机的控制下，合乒乓操作控制模块按节拍送给配地址总线。

( )写数据选通模块：立用户与 S R M之 3读建 D A间的数据通道，主控状态机的控制下通过控制双在向 IO,实现 S R M需要写入或者读出数据的/来 D A传递。3 4乒乓操作控制模块 .

发模式，一次写 8个数据，次从 FF中读走 8

个每 IO

数据后产生一个标志信号(d fo一 oe, r—i8 dn )将标志 f信号 r— f8dn d …… 此处隐藏：8165字，全部文档内容请下载后查看。喜欢就下载吧 ……