试验二16位算术逻辑运算试验

实验三 16位算术逻辑运算实验

一、实验目的

1、掌握16位运算器的数据传送通路组成原理。

2、进一步验证算术逻辑运算功能发生器 74LS181的组合功能。 3、按要求和给出的数据完成几种指定的算术逻辑运算。

二、实验内容

1、实验原理

16位运算器数据通路如图2-1所示，其中运算器由四片74LS181以并/串形成16位字长的ALU构成。低8位运算器的输出经过一个三态门74LS245（U33）到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0～D7插座BUS1～6中的任一个相连，低8位数据总线通过LZD0～LZD7显示灯显示；高8位运算器的输出经过一个三态门74LS245（U33`）到ALUO1`插座，实验时用8芯排线和高8位数据总线BUSD8～D15插座KBUS1或KBUS2相连，高8位数据总线通过LZD8～LZD15显示灯显示；参与运算的四个数据输入端分别由四个锁存器74LS273（U29、U30、U29`、U30、）锁存，实验时四个锁存器的输入并联后用8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据源来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0～EXD7，输入的数据通过LD0～LD7显示。 2、实验接线

本实验需用到6个主要模块：

①低8位运算器模块；②数据输入并显示模块；③数据总线显示模块； ④功能开关模块（借用微地址输入模块）； ⑤高8位运算器模；， ⑥高8位（扩展）数据总线显示模块。

根据实验原理详细接线如下（接线①～⑤同实验一）： ①ALUBUS连EXJ3； ②ALUO1连BUS1； ③SJ2连UJ2；

④跳线器J23上T4连SD；

⑤LDDR1、LDDR2、ALUB、SWB四个跳线器拨至左侧（手动方式）； ⑥AR跳线器拨至左侧，同时开关AR拨至“1”电平； ⑦ALUBUS`连EXJ2； ⑧ALUO1`连KBUS1；

6

⑨跳线器J19、J25拨至左侧（16位ALU状态）； ⑩高8位运算器区跳线器ZI2、CN0、CN4连上短路套。

图2-1 16位运算器数据通路图

3、实验步骤

（1） 连接线路，仔细查线无误后，接通电源。

（2） 用二进制数码开关KD7～KD0向DR1、DR2、DR3、DR4寄存器置数。方法：关闭ALU输出三态门应使ALUB`=1（即开关ALUB=1），开启输入三态门应使SWB`=0（即开关SWB=0），选通哪一个寄存器用对应开关LDDR1～LDDR4（高电平有效），其中LDDR3、LDDR4开关在高8位运算器上部，输入脉冲T4按手动脉冲发生按钮。设置数据开关具体操作步骤图示如下：

7

KD7-D0=11111110 数据开关置数 ALUB=1 SWB=0 LDDR1=1 LDDR2=0 数据存入寄存器DR1 开输入三态门 T4= LDDR1=0

LDDR2=1 数据存入寄存器DR2 开输入三态门 T4= LDDR1=0

LDDR2=0 LDDR3=1 LDDR4=0 数据存入寄存器DR3 开输入三态门 T4= KD7-D0=00000010 数据开关置数 ALUB=1 SWB=0 KD7-D0=00000001 数据开关置数 ALUB=1 SWB=0 ALUB=1 KD7-D0=00000001 数据开关置数 SWB=0

LDDR1=0 LDDR2=0 LDDR3=0 LDDR4=1 开输入三态门 T4= 数据存入寄存器DR4 说明：LDDR1、LDDR2、ALUB`、SWB`、LDDR3、LDDR4六个信号电平由对应的开关LDDR1、LDDR2、ALUB、SWB、LDDR3、LDDR4给出，拨至上面为“1”，拨至下面为“0”，电平值由对应显示灯显示；T4由手动脉冲开关给出。 （3） 验证74LS181的16位算术运算和逻辑运算功能（采用正逻辑）。

·开关SWB=1，关闭输入三态门； ·开关ALUB=0，打开输出三态门；

·LDDR1～LDDR4四个开关全拨至“0”电平。

说明：如果要实现16位带进位控制算术逻辑运算，只需在实验二的基础上将开关AR=1置成AR=0即可。

·根据下表2—1，置功能开关S3、S2、S1、S0、M、CN改变74LS181的算术运算和逻辑运算功能设置，观察运算器输出，将观察结果填入表中，并将理论计算结果 写入表2—2，进行比较验证。

8

表2—1 实验结果

加数1加数1加数2加数2高位 DR3 低位 高位 DR1 DR4 低位 S3 S2 S1 S0 DR2 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 01 FE 01 02 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 M＝0（算术运算） M＝1 Cn=1 无进位 F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ Cn=0 有进位 F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ （逻辑运算） 注意：本实验做完后，拔掉连线ALUBUS`和ALUO1`，去掉短路套ZI2、CN0、CN4。

表2—2 理论计算结果

M＝0（算术运算） M＝1 Cn=1 无进位 0 0 0 0 0 0 0 1 0 1 0 1 0 1 1 1 1 0 1 1 1 1 0 0 01 02 1 1 0 1 1 1 1 1 F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ Cn=0 有进位 F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ 加数1加数1加数2加数2高位 DR3 低位 高位 DR1 DR4 低位 S3 S2 S1 S0 DR2 （逻辑运算） 01 FE 9 三、设计内容

1、 若有两个16位二进制数 ：00FFH和2D5AH， 要求通过74LS181的运算，计算这两数相与的结果。

2、 若有两个16位二进制数 ：FF00H和01BAH， 要求通过74LS181的运算，计算这两数相与的结果。

3、 若有两个16位二进制数 ：1234H和A987H， 要求通过74LS181的运算，计算这两数之和。

4、若被减数为7C69H和减数为1234H，差。

5、若被减数为1234 H和减数为7C69H，差。和题4结果比较。

10

要求通过74LS181的运算，计算这两数之要求通过74LS181的运算，计算这两数之