计算机组成原理CPU设计(4)

- 11 -

用微程序控制器设计

一微程序控制器的基本框图

IR 2 MAP S 1 MUX 0 4 微地址寄存器（UAR） CLK 4 4

SEL UPOS ADDR

两种可能的下址方式（由MUX实现选择）

S＝1―――操作码映象（经指令译码进入下一条指令的执行周期） S＝0―――绝对跳转（下一条要执行的微指令在控存内） 工作原理分析描述

1） 确定微子程序的第一条指令入口地址。方法是根据取批中的最后一个状态FETCH3，便

可转入到四条指令中任一条执行周期的第一条微指令入口，但必须通过MAP输入来实现

2） 下址的确定

绝对跳转：可直接跳转到FETCH1状态 当前地址加1。 3） 几个参数的设定

控存中地址的倍数

24＝16>9因共有9 条微指令，可用四位 MUX→微地址寄存器，微地址寄存器→控存 24＝16>9用四位 确定UPOS的位数

二 生成正确序列并设计映象逻辑

1. 给有限状态机的每一种状态分配一个控存地址 利用IR映射1 [IR]0来确定指令的执行如下表

- 12 -

IR 00 01 10 11 计数值 1000 1010 1100 1110 状态 COM1 JREL1 OR1 SUB1 2.其余微指令的地址

微程序控制器的状态地址

FETCH1――――――――――――――――0 FETCH2――――――――――――――――1 FETCH3――――――――――――――――2 COM1: ――――――――――――――――8 JREL1：――――――――――――――――10 OR1： ――――――――――――――――12 OR2： ――――――――――――――――13 SUB11：――――――――――――――――14 SUB12：――――――――――――――――15

3. 确定微指令中的选择域和地址域，即生成正确的微指令执行顺序 1）一般状态转换

设SEL＝0，ADDR为下一条指令要执行的控存号，一个微指执行完后，从ADDR中得到下址，转到ADDR指定的微指令 2）特别状态FETCH3下址的确定

当FETCH3执行完后，必须到指令执行周期的微子程序入处，根据1IR[]0所算出的结果 三 生成正确的微操作及相应的控制信号

用水平型微指令生成微操作及用垂直型指令生成微操作 本CPU采用水平型微指令生成微操作法 微操作及它们的助记符 助记符 ARPC DRM PCIN IRDR ARDR NOAC PCPLUSDR ACORDR ACSUBDR 微操作 AR←PC DR←M PC←PC+1 IR←DR[7,6] AR←DR[5…0] AC←AC’ PC←PC+ DR[5…0] AC←AC∨DR AC ← AC + DR' 由于IRDR和ARDR在同一个微操作进行，可以对他们进行合并为AIDR来表示。

指令格式 选择域1位

微程序控制器基本的水平微代码

微操作域8位 下址域4位 - 13 -

FETCH1 PCBUS,A RLOAD 状态 地址 SE L AR DR PC PC M IN 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 1 0 0 0 1 0 0 0 AI NO PCPL ACO AC AD DR AC USDR RDR SU DR BDR 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 8位 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0001 0010 **** 0000 0000 1101 0000 1111 0000 4位 FETCH1 0000 0 FETCH2 0001 0 FETCH3 0010 1 COM1 JREL1 OR1 OR2 SUB11 SUB12 1000 0 1010 0 1100 0 1101 0 1110 0 1111 0 1位 控存容量：（1+8+4）*9＝117位

CPU控制信号值 控制信号 ARLOAD PCLOAD PCINC DRLOAD ACLOAD IRLOAD ALUS1 ALUS2 MEMBUS PCBUS READ DRBUS 值 ARPC∨AIDR PCPLUSDR PCIN DRM NOAC∨ACORDR∨ACSUBDR AIDR ACSUBDR ACORDR DRM ARPC DRM AIDR∨PCPLUSDR∨ACORDR∨ACSUBDR

设计体会

由于这个CPU的设计和教材上的例子很相似，只要按照教材上设计程序就可以一步步的设计出来。通过这个CPU设计对CPU的指令的执行和实现有了更加深的了解，也对CPU内部的结构有了更好的理解。对这类非常简单的CPU设计的过程和具体步骤有一定的了解。

- 14 -