Concept HDL原理图设计(5)

7_24

■ Add：划线时，以垂直直线方式（Orthogonal）或直线拉斜线方式（Direct） ■ Move：移动时，以垂直直线方式（Orthogonal）或直线拉斜线方式（Direct） ■ Auto Route On Move：移动元件的时候，线随元件移动自动延伸 ■ Auto Heavy If Bus Name：添加总线信号名时，线自动加粗

■ Auto Name on Tap：在命令总线高低位时，自动插入确定的总线位的总线

位符号、数据及网络名

■ Tap Symbol：指定在原理图中使用的总线位符号 ■ Open：添加空心的连接点 ■ Filled：添加实心的连接

■ Auto Dot At Intersection：网络连接时，自动显示节点 ■ Logic Dot Radius：调整原理图中的网络连接节点的直径

■ Symbol Dot Radius：调整Symbol（符号）中的网络连接节点的直径 6） Text项

如图7_25所示为Text各选项的内容

7_25

■ Size：指定文本（属性名、属性值、信号名以及注释）在原理图中的大小，

默认为0.082in，最小为0.008in，最大为1.467in；注意：如果在设计的过程中更改了文本的大小，则只对以后添加的文本有效，对先前添加的无效

■ Justification：调整文本的位置居左、居中或居右 ■ Upper-case Input：显示所有的文本

■ Text Change Editor：指定默认的文本编辑器

■ Visibility：控制属性的显示，都不显示（Invisible）、只显示名字（Name）、

只显示值（Value）、显示名字和值（Both）

■ Pin Property Visibility：控制当放置Symbol或元件的时候，引脚属性是否

显示，Invisilible表示不显示，Dedined by Component表示显示

■ Pin Number Size：调整引脚号的大小，默认为0.066in（注意：引脚号的

大小与文本的大小无关）

■ Rorate Vertical Pin Numbers During Backannotation：选中此项：自动选装

垂直引脚的引脚号，如果已经反标则不处理

■ Auto Path Properties On Components：对添加的部分自动添加Path属性 ■ Retain Delete Symbol Properties From Logic Instances（“sticky off”）：当元

件属性被删去时，自动删掉原理图中相应的默认属性

■ Power Property Visilibity：控制电源引脚属性的可见性显示，可以选择

Invisible、Name、Value及Both，默认为Value

7） Plotting项

如图7_26所示为Plotting项的各选项内容。

7_26

Plotting选项主要是对打印的一些设置，因为原理图的打印及归档工作是一项非常重要的工作，但不属于设计前的设置项，将会在以后章节中介绍。 8） Color项

Color项是对Design Entry HDL中颜色进行设置的项，包括：图形颜色（线、连接点、符号、圆弧、属性、注释、高亮）和背景的颜色选取，如图7_27所示。

7_27

9） Grid项

如图7_28所示为Grid项的各选项内容。

7_28

■ Type：定义网格类型：Decimal表示选择10进制绘制（每in对应500单

位）；Fractional表示每in对应400单位绘制；Metric表示选择公制绘制（每mm20单位）

■ Logic Grid：定义原理图绘制的栅格 ■ Symbol Grid：定义Symbol绘制的栅格 ■ Document Grid：定义文本绘制的栅格 ■ Show：显示隐藏的网格

■ Style：以点（Dots）或线（Lines）方式显示栅格 ■ Size：调整栅格的大小

■ Multiple：显示每个栅格线，定义可以放置对象的地方，可以保证线和元

件引脚的正确连接（注意：整个设计阶段包括原理图库设计、原理图绘制栅格应该尽可能的一致）

10） Signal Integrity项

如图7_29所示为Signal Integrity项的各选项内容。

Signal Integrity项是信号完整性的设置项，主要是对不同的引脚类型来赋予