计数器原理及其测试

实验七 计数器原理及其测试

1. 利用74LS160，分别用清零法和置数法设计一个七进制计数器。

清零法：74LS1160具有异步清零功能，计数达到7，通过门电路产生清零信号实现清零，由于异步清零，故0111出现时间极短（过渡态），所以共包括了0000到0110七个状态。

XSC1Ext Trig+_AB_+_VCC5VU1A+74LS10DXFG13456710912ABCDENPENT~LOAD~CLRCLKU2QAQBQCQDRCO141312111574LS160D 将示波器与个输出端分别相连得到输出波形图：

CP与QA

CP与QB

CP与QC

CP与QD

CP与Cr

置数法：74LS160有同步置数功能，由于是同步故没有过渡态，图示从0011开始，七个CP后计数达到1001，产生置数信号，下一个CP到来时置入0011。

U2A74LS00DVCC5VXFG13456710912ABCDENPENT~LOAD~CLRCLKAB_+_XSC1Ext Trig+_+U1QAQBQCQDRCO141312111574LS160D CP与QA

CP与QB

CP与QC

CP与QD

CP与Cr

2. 分别用74LS163和74LS161设计13进制计数器，采用清零法实现，并用数码管显示结果。画出完整电路图，并写出状态转换关系。

设计思路：74LS161和74LS163的差别在于74LS161是异步清零，而74LS163是同步清零。故在设计时，对于74LS161存在过渡态（1011），计数达1101时通过门电路产生清零信号。而74LS163则不存在过渡态，计数达1100产生清零信号，下一个CP到达时被清零。外加上转码电路即可显示结果。 74LS161实现：

U5VCC5VU1AU4DCD_HEX_BLUEDCD_HEX_BLUE74LS10DU2XFG13456710912ABCDENPENT~LOAD~CLRCLKQAQBQCQDRCO14131211151214351115267A4A3A2A1B4B3B2B1C0C49U3SUM_4SUM_3SUM_2SUM_110131474LS161DU6AU7B74LS00D74LS00DU8C74LS00D74LS283D

状态转换：

0000—0001—0010—0011—0100—0101—0110—0111—1000—1001—1010—1011—1100—1101（过渡态，实际不出现该状态）--0000 74LS163实现：

U5VCC5VU1A74LS00DU2XFG13456710912ABCDENPENT~LOAD~CLRCLKQAQBQCQDRCO14131211151214351115267A4A3A2A1B4B3B2B1C0C49U4DCD_HEX_BLUEDCD_HEX_BLUEU3SUM_4SUM_3SUM_2SUM_110131474LS161DU6AU7B74LS00D74LS00DU8C74LS00D74LS283D

状态转换：

0000—0001—0010—0011—0100—0101—0110—0111—1000—1001—1010—1011—1100--0000

实验结果：通过实验发现，理论上74LS163同步清零无过渡态可以计数至12（1100），但在实际中，1100状态保持时间极短，很难得到图像结果。

3. 设计一个用3位数码管指示的60进制计数器，并用三只开关控制实现数据保持，计数及清零功能。

设计思路：60进制可看做10*6，故选用74LS160，第一片作为最低位，可计10个数，将其进位输出作为第二片的CP，这样第一片每计一个十，第二片就计一次数，当第二片计数达到0110时产生清零信号，故其具有0000到0101共六个状态，这样就实现了10*6共可计60CP脉冲。再将第二位的清零信号连到第三片的CP上，就可得到进位。将三片74LS161的EP和ET接在同一个开关上，LD’接在同一个开关上，第一片和第三片的Cr’接在同一个开关，同时将该开关与第二片的清零信号接与门后接在第二片的清零输入端。 电路图：

下图为同步置数（置入数为3）

U3A74LS00DU4A74LS08DU7U8DCD_HEX_BLUEU9DCD_HEX_BLUEDCD_HEX_BLUEVCC5VR1100ΩU1J1XFG13456710912ABCDENPENT~LOAD~CLRCLKQAQBQCQDRCO14131211153456710912ABCDENPENT~LOAD~CLRCLKU2QAQBQCQDRCO14131211153456710912ABCDENPENTU5QAQBQCQDRCO1413121115~LOAD~CLRCLK74LS160D74LS160D74LS160D下图为保持状态

U3A74LS00DU4A74LS08DU7U8DCD_HEX_BLUEDCD_HEX_BLUEDCD_HEX_BLUEU9VCC5VR1100ΩU1J1XFG13456710912ABCDENPENT~LOAD~CLRCLKQAQBQCQDRCO14131211153456710912ABCDENPENT~LOAD~CLRCLKU2QAQBQCQDRCO14131211153456710912ABCDENPENTU5QAQBQCQDRCO1413121115~LOAD~CLRCLK74LS160D74LS160D74LS160D

下图为计数状态（最左边为进位）

U3A74LS00DU4A74LS08DU7U8DCD_HEX_BLUEDCD_HEX_BLUEDCD_HEX_BLUEU9VCC5VR1100ΩU1J1XFG13456710912ABCDENPENT~LOAD~CLRCLKQAQBQCQDRCO14131211153456710912ABCDENPENT~LOAD~CLRCLKU2QAQBQCQDRCO14131211153456710912ABCDENPENTU5QAQBQCQDRCO1413121115~LOAD~CLRCLK74LS160D74LS160D74LS160D下图为清零状态

U3A74LS00DU4A74LS08DU7U8DCD_HEX_BLUEDCD_HEX_BLUEDCD_HEX_BLUEU9VCC5VR1100ΩU1J1XFG13456710912ABCDENPENT~LOAD~CLRCLKQAQBQCQDRCO14131211153456710912ABCDENPENT~LOAD~CLRCLKU2QAQBQCQDRCO14131211153456710912ABCDENPENTU5QAQBQCQDRCO1413121115~LOAD~CLRCLK74LS160D74LS160D74LS160D