数码相框毕业论文1(4)

重庆邮电大学本科毕业设计（论文）

品，均采用44.1KHz的采样频率。

在量化过程中，有一定数量的误差或失真引入到样本值中，这种误差称为量化噪声。对同样幅度范围的信号，量化等级决定了量化后信号的质量。量化等级数目越多，即采用二进制数表示幅度的位数越多，量化噪声就越小，反之，量化越粗糙，即采用的的码位越少，则恢复后的音频信号与原始信号之间的误差损失越大。为了保证输入信号的动态范围，而又要使量化噪声小，这就要求增加每个样本的位数。这就是为什么高质量的保真音箱要采用16位二进制来表示。量化噪声还决定了所能达到的最大信噪比(当然，其他因素诸如输入滤波器和模拟处理过程也会引入一些附加噪声)。信噪比通常用dB数表示。定义为：

S/N?10lg(s/n)2?20lg(s/n) (式2.3)

其中s为信号电压值，n为噪声电压值。从式2.3中可以看出，信噪比dB数与量化比特数成正比。当量化噪声为1比特时，意味着在量化过程中量化精度每增加一位，信噪比将增加大约20lg(2)=6dB。

二、波形音频

波形音频是一种电子数字化声音，是计算机播放音频的一种重要的形式，它存储的是声音的波形信息，特点是：当播放波形音频时，不管播放文件的设备是何种类型，都会得到相似的声音。波形音频文件通常以WAV作为文件扩展名。WAV文件主要由“WAV头’’和“WAV数据表\两部分组成[11]，下面就WAV文件头和WAV数据表结构进行分析。

(1)WAV头结构

在Windows系统中，WAV头结构有两种，一种头结构长度为58B，另一种头结构长度为44B，这两种头结构的WAV文件都可以利用播放器正常播放。表2.1和表2.2分别是这两种WAV头的结构示意图。

表2.1 WAV头结构（58B） 偏移地址 00H 04H 08H 0CH 10H 14H 16H 长度（字节） 数据类型 4 4 4 4 4 2 2 char long int char char long int word word 值或含义 格式标记“RIFF” 文件长度 “WAVE” “fmt” 不定 WAV格式类别 声道数1或2 11

重庆邮电大学本科毕业设计（论文）

18H 1CH 20H 22H 24H 26H 2aH 2eH 34H 38H 3 3 2 2 2 4 4 4 4 4 long int long int word word word char long int char char long int 采样频率 数据传输率 块调整值 采样位数 暂时未用，值为0 暂时未用，值为“fact” WAV标志，值为4 暂时未用 标记“data” 音频数据长度 表2.2 WAV头结构（44B）

偏移地址 00H 04H 08H 0CH 10H 14H 16H 18H 1CH 20H 22H 24H 28H

长度（字节） 数据类型 4 4 4 4 4 2 2 3 3 2 2 4 4 char long int char char long int word word long int long int word word char long int 值或含义 格式标记“RIFF” 文件长度 “WAVE” “fmt” 不定 WAV格式类别 声道数1或2 采样频率 数据传输率 块调整值 采样位数 标记“data” 音频数据长度 （2）音频数据表结构

WAV音频数据表结构采用“左一右”声道数据交替的方式进行存储。其数据量的大小可利用公式计算得到：

音频数据量=采样频率×声道数×采样秒数×采样位数/8（字节） 特别地音频数据以128(8位)或32768(16位)两个数值为音频波形中线值，这 两个值表示没有声音，距离该值越远表示波形振幅越大，音量也越大。

三、硬件设计基础

1、 Blackfin DSP概述

12

重庆邮电大学本科毕业设计（论文）

在过去的很长一段时间里，嵌入式系统的任务一直都被划分为DSP和MCU 分别单独处理，在不断满足各种丰富的应用需求的过程当中，DSP和MCU单独处理的优化己经尽可能地做到了最高。近几年，各种数字消费电子产品尤其是便携式数字电子产品的功能已由单一路线向多元化发展，例如：手机、MP3等等。这些多元化的数字电子产品既需要DSP对实时任务和大量算法的数字计算处理，同时也需要MCU对操作系统、通信协议、逻辑流程的调度控制等。因此，各大处理器供应商们纷纷将目光转向了DSP与MCU配合的这种混合处理器架构。美国模拟器件公司(ADI)作为一家拥有四十多年历史的老牌DSP供应商，为解决DSP与MCU混合处理器架构这一技术难题，于1999年和Intel公司合作，提出了一种微信号体系结构——MSA，并在此体系结构之上推出了Blackfin系列处理器。

Blackfin系列处理器是一类专为满足当今嵌入式音频、视频和通信应用的计算要求和功耗约束条件而设计的新型16／32位嵌入式处理器，它基于微信号体系结构，将32位RISC指令集、双16位乘累加(MAC)信号处理功能和通用微控制器具有的易用性结合在了一起，这种组合使得Blackfin处理器能够在信号处理和控制的应用中均能发挥较佳性能，免除了在许多场合增设单独处理器的需要。在具体应用中，Blackfin处理器既可以单独作为一个控制器使用，也可以单独作为一个DSP使用，或者两种功能都有。这种特有的架构大大简化了硬件和软件设计的复杂度

[12]

。

2、ADSP-BF533的特点

ADSP-BF533是Blackfin系列处理器的典型代表，具有1.2GMACS(每秒十亿次乘法累加运算)运算速度，最高频率可以达到750MHz。内核中包含2个16位MAC、2个40位ALU及4个8位ALU，其中4个ALU专门用于视频信号的处理，各个算术单元可以并行处理，并且具有单指令多数据(SIMD)能力。其系统框图如图2.4所示。

13

重庆邮电大学本科毕业设计（论文）

图2.4 ADSP-BF533

ADSP—BF533具有以下特点[13]：

（1）采用低功耗的设计方法，具有动态功率管理的特点，即通过改变工作电压和频率来降低总功耗。该处理嚣集成了一个片内开关稳压器，它利用2.25V～3.6V外接电源电压可产生0.7V～1.25V可设置的内核工作电压，同时可以利用内部集成的PLL编程控制系统时钟(SCLK)和内核时钟(CCLK)，与仅改变工作频率相比，既改变电压又改变频率能够使总功耗明显减少，在达到600MHz性能水平时功耗仅280mW。

（2）采用2级分层的存储器结构。Level l(L1)位于芯片内部，处理器对其进行全速访问，可以配置为SRAM或者Cache，但容量较小；Level 2(L2)位于芯片外部，容量大，处理器通过外部总线接口单元(EBIU)对其进行访问，访问时会有延迟。

（3）具有多个独立的DMA控制器，可以方便完成数据的传输。DMA传输可以发生在存储器空间之间，也可以发生在存储器和任意有DMA能力的外设之间。

（4）集成了丰富的片上外设，除了包含UART接口、SPI接口、中断控制器、定时器、通用I/O标志引脚、实时时钟以及看门狗定时器等通用外设外，还包含有用于各种音频、视频的高速串行端口(SPORT)和并行端口(PPI)。这些外设满足了典型系统的各种需求，并且通过它们增强了系统的扩充能力，

3、ADSP-BF533的存储结构

14

重庆邮电大学本科毕业设计（论文）

ADSP-BF533利用32位地址总线构成统一的4GB寻址空间。片内存储器，片外存储器，以及存储器映射I/O资源在这个统一的地址空间中独立占据各自的一段，如图2.5所示。

图2.5 ADSP-BF533地址映射

（1）片内存储器

ADSP-BF533采用改进的哈佛结构，指令与数据分开存放。片内有3块存储区，内核能对其进行全速访问，分别为：80KB指令存储器，其中16KB可以配置为指令缓存；64KB数据存储器，其中32KB可以配置为数据缓存；4KB的便签存储器，只能作为数据SRAM访问，不能配置为cache，可以作为系统堆栈。

（2）片外存储器

片外存储器，离内核较远， …… 此处隐藏：2001字，全部文档内容请下载后查看。喜欢就下载吧 ……