高速数字设计-ch1.2

高速数字设计

高速数字系统设计

2015-4-20

高速数字设计

第一章 基本知识1-1 信号与信号完整性(Signal Integrity)1-2 频率与时间 1-3 时间与距离 1-4 -3dB频率与上升时间 1-5 集总系统与分布系统 1-6 四种电抗 1-7 高速数字系统中的电阻、电容和电感元件

2015-4-20

高速数字设计

1-2 频率与时间 电路元件的参数是对频率敏感的，在不同的频率范围内会表现出来不同的特 性。任何一种电参数，其数值仅在一定的频率范围内有效。增益

f 有源电路元件参数的频率敏感性是比较容易理解的。如运算放大器带宽 的概念，其增益是频率的函数，只在一定频率范围内近似为常数。2015-4-20 3

高速数字设计

几种无源器件的阻抗

2015-4-20

高速数字设计

两种极端情况1. 一个频率为10-12的正弦波 波形变化一个周期需要 3万年。若输入到TTL电路，其输出电压 每天变化不到1 V。 任何一个包含这样低频率的半导体器件的试验都会以失败而告终。 在这样长的时间尺度来看，集成电路只是一小块氧化硅。

2. 一个频率为1012的正弦波 信号周期为1ps,数字电路根本无法响应这个频率的信号。 一些电路参数发生变化。如地线的电阻会由于趋肤效应由 0.01 (1KHz)变为1 ,并且还获得50 的感应电抗。

2015-4-20

高速数字设计

到底多高的频率会影响到高速数 字电路的设计？

要处理高速数字信号的需要多 少带宽？2015-4-20 6

高速数字设计

频域 时域任何一个时域的信号，都 可以用一系列相应的正弦波 叠加而成。

频域中的每个谐波分量都是时域中定义在t从- 到+ 上的正弦波。

将所有频率的正弦波在时域中的每个时间点上进行叠加，就可以得到时域中 的波形。

2015-4-20

高速数字设计

频域 时域叠加比较： 0次+1次谐波

0次+1次+3次谐波

2015-4-20

高速数字设计

频域 时域叠加比较： 随着参与叠加的谐波分量的 增加，方波的顶端更平滑，上 升时间更短，更接近理想方波。

对于实际的波形，包含的谐 波分量越多，或者说信号带宽 越高，信号的上升时间就越小。 带宽的概念本身是一个近似。

2015-4-20

高速数字设计

要解决的问题 考虑信号带宽的定义，或者说找到一个谐波分 量，其上更高的谐波分量对信号的影响可近似忽略。

寻找数字信号带宽与其上升时间的定量关系

2015-4-20

高速数字设计

转折频率(膝频率，FKnee) 一个实验

Random “1” or “0”

D

Q

Fclock

CP

/Q

时钟信号的上升、下降时间为时钟周期的1%。 D触发器输出数字信号的特征与输入时钟相同。2015-4-20 11

高速数字设计

频谱分析 从频率Fclcok到频率Fknee,整个输出功 率密度谱呈-20dB/decade的斜率下降。Random “1” or “0” FclockD Q

谱分析

在Fknee处附近，谱密度曲线开始快速 下降。

转折频率Fknee的功率谱密度比正常下 降曲线低6.8dB。

CP

/Q

输出信号的能量主要集中在低于拐 点 频率Fknee的频率范围内。 将膝频率Fknee看作为数字信号的频率 成分上限。2015-4-20 12

高速数字设计

膝频率与上升时间FKnee 0 .5 tr

任何数字信号的膝频率只与数字信号的上升(tr)和下降沿时间(tf)有关， 而与时钟速率无关。 容易看出，上升沿时间越小，膝频率越大，上升沿时间越大，膝频率越小。 任何数字信号重要的时域特性基本上都是由FKnee频率以及其以下的频率成分所 决定。

两个重要结论： 对于任何一个在信号膝频率FKnee以内有平坦频率响应的电路，该信号可以几乎 无失真地通过此电路。 数字电路在FKnee以上的频率特性对于它如何处理该数字信号“几乎”没有影响。

2015-4-20

高速数字设计

膝频率的应用

FKnee

0 .5 tr

膝频率只与数字信号的上升(tr)有关，与其它参数无直接关系，因而易 于记忆和使用。 膝频率只是对数字信号最高频率成分的一个粗略估计，而不是对频谱成分 的一个精确描述。 膝频率是有局限性的。

2015-4-20

高速数字设计

-3dB带宽 常用的描述信号特征的另一种粗略估计为-3dB带宽， 指信号幅度下降为正常幅度-3dB时候的频率范围。K为比例常数，取决于具体的波形，对于高斯型脉冲 K=0.338;对于单极指数型脉冲K=0.351 0.9 0.81 0 -0.1 -0.2 -0.3 -0.4 -0.5 -0.6 -0.7 -0.8 -0.9 0 20 40 60 80 100 120 -1

F3dB

K Tr

0.7 0.6 0.5 0.4 0.3 0.2 0.1 0

0.9 0.8 0.7 0.6 0.5 0.4 0.3 0.2 0.1 0

0

20

40

60

80

100

120

0

20

40

60

80

100

120

2015-4-20

f ( x)

1 e 2

( x )2 2 2

f ( x) K e

x ( )

高速数字设计

对推论1的讨论 对于任何一个在信号膝频率FKnee以内有平坦频率响应的电路，该信号可以几乎无失真 地通过此电路。 如果一个系统在FKnee频率以下的响应并不平坦，那么会对信号产生怎样的畸变呢？

例子：对于膝频率，电容C具有1/(2 CFKnee)的容抗：

XC

1 t r 0.64 2 CFKnee C

0.64Ω的容抗相当于将电路短路，对应于 膝频率成分的信号前沿(1ns)则全幅度地通 过该电容器(衰减1.3%)。 考虑一个25ns的时间间隔，差不多对应于 20MHz的频率成分，电容器的容抗则增加到 15Ω,造成其耦合的信号有一个明显的幅度 下降(衰减23%)。2015-4-20 17