基于FPGA的DDS函数信号发生器开题报告

北方工业大学

本科毕业设计（论文）开 题 报 告 书

题 目： DDS便携式信号源设计

指导教师： 关**

专业班级： 电10-4

学 号： 101010404**

姓 名：

日 期： 2014年 3 月 19 日

一、选题的目的、意义

二、本题的基本内容

芯片。与此同时，在设计 FPGA 和 CPU 通信模块时，根据现有的硬件线路连 接，采用并行总线数据传输。 在波形产生和调理部分，实现 DA 转换和波形滤波处理，产生波形的同时 实现滤波平滑波形的效果。波形输出前端添加波形幅度调节电路，通过运算放 大器进行波形幅度的调节。 系统的硬件设计框图如图 2 所示： 时钟ROM

按键

频率控制字

加法器

加法器

存储 器

选 通 器

总线接口 图2 2.3 系统的 CPU 软件设计 使用 Verilog HDL 语言对 FPGA 部分进行编程设计， 主要实现 DDS 可调输 出模块以及将 FPGA 作为 CPU 外设的接口设计。 考虑到 FPGA 丰富的 I/O 接口 资源，FPGA 和 CPU 通信接口使用更常用的并行设计，以提升信息交互速率。 使用 C 语言对 ARM Cortex-M4 单片机 CPU 进行编程设计，实现 CPU 实时读 取 FPGA 中更新的数据信息，同时采集输出信号幅度信息，并将数据通过 SPI 总线协议传递到 LCD12864 显示屏上。 系统的软件设计流程图如图 3 所示：开始

系统硬件设计框图

A/D、LCD 初始化

N发送标志位=1?

Y接受数据并处理、发送

图3 2.4 液晶显示模块设计思路

系统软件设计流程图

三、完成期限和主要措施

四、预期达到的目标

五、主要参考文献

六、指导教师意见（包括毕业实习）

七、系审查意见

八、学院审查意见