EDA 技术实用教程第3章

EDA 技术实用教程第 3 章 FPGA/CPLD 结构与应用

3.1 概

述

PLD: Programmable Logic Device

可编程逻辑器件 是一种数字集成电路的半成品，在其芯 片上按一定排列方式集成了大量的门和触 发器等基本逻辑元件，使用者可利用某种 开发工具对其进行加工，即按设计要求将 片内元件连接起来(编程)

引论PLD的思想来自PROM 首先我们对数字电路进行剖析 1、数字电路分类 组合电路： 与时间无关，输出是输入的函数

时序电路： 与时间有关，输出与输入、输出的 前一状态有关。

2、组合电路剖析： 由基本门构成: 与、或、非、异或门等 可由单一基本门构成 可化为“与-或”表达式3、时序电路剖析

由组合电路和触发器构成

=>可编程电路结构

3.1 概

述

输 入

输入 缓冲

与 阵 列

或 阵 列

输出 缓冲 电路

输 出

电路

图3-1 基本PLD器件的原理结构图

3.1 概

述

3.1.1 可编程逻辑器件的发展历程PROM (Programmable Read Only Memory)

PLA (Programmable Logic Array)PAL (Programmable Array Logic)

GAL (Generic Array Logic)EPLD CPLD

FPGA

3.1 概

述可编程逻辑器件(PLD)

3.1.2 可编程逻辑器件的分类

简单 PLD

复杂 PLD

PROM

PLA

PAL

GAL

CPLD

FPGA

PLD按集成度分类

3.2 简单可编程逻辑器件原理3.2.1 电路符号表示

图3-3 常用逻辑门符号与现有国标符号的对照

3.2 简单可编程逻辑器件原理3.2.1 电路符号表示

图3-4 PLD的互补缓冲器

图3-5 PLD的互补输入 图3-6 PLD中与阵列表示

3.2 简单可编程逻辑器件原理3.2.1 电路符号表示

图3-7 PLD中或阵列的表示

图3-8 阵列线连接表示

3.2 简单可编程逻辑器件原理3.2.2 PROM Programmable ROM 可编程只读存储器

A0 A1

An 1

地址 译码器 W p 1 p 2n

W0 W1

存储单元 阵列

F0 F1

Fm 1

图3-9 PROM基本结构

3.2 简单可编程逻辑器件原理3.2.2 PROM Programmable ROM 可编程只读存储器

3.2 简单可编程逻辑器件原理3.2.2 PROM 1、地址译码器： Programmable ROM 可编程只读存储器

完成PROM存储阵列的行的选择，由与门组成。其字线的逻辑函数是：

2、存储矩阵 逻辑函数表示： Fo=Mp-1,oWp-1+…+Ml,oW1+MooWo F1=Mp-1,1Wp-1+…+M1,1W1+Mo,1Wo …… Fm-1=Mp-1,m-1Wp-1+…+M1,m-1W1+Mo,m-1Wo

其中:

P=2n Mp-1,m-1是存储单元阵列第m-1列p-1行单元的值。

对熔丝工艺，熔丝断相当于Mp-1,m-1=0;熔丝通常相 当于Mp-1,m-1=1是一个可编程或阵列

3.2 简单可编程逻辑器件原理3.2.2 PROM

A0 A1

An 1

与阵列 (不可 编程) W p 1 p 2n

W0 W1

或阵列 (可编程)

F0 F1

图3-10 PROM的逻辑阵列结构

Fm 1

3.2 简单可编程逻辑器件原理3.2.2 PROMA1 A0 或阵列 (可编程)

A1 A1 A0 A 0 与阵列(固定)图3-11 PROM表达的PLD阵列图

F

1

F0