实用信号源设计和制作

实用信号源的设计和制作 实验指导

信号源的核心就是产生一个频率稳定的周期性信号。设计一个实用信号源，可以采用多种振荡电路来产生周期性信号。例如：用频率合成方法产生振荡信号；利用专用集成函数发生器（如：ICL8038）产生方波、三角波、正弦波信号；利用直接数字合成（DDS）的方法产生振荡信号；利用单片机产生信号波形；利用数字比例乘法器（如：CD4527）产生振荡信号。该实验指导将对直接数字合成（DDS）的方法加以介绍，其它设计方法请参阅参考书。

一、直接数字合成（DDS）

直接数字合成（Direct Digital Synthesis、DDS）是一种新的频率合成技术和信号产生的方法。直接数字频率合成器(DDS)具有超高速的频率转换时间，极高的频率分辨率和较低的相位噪声，在频率改变与调频时，DDS能够保持相位的连续，因此很容易实现频率、相位和幅度调制。此外，DDS技术大部分是基于数字电路技术的，具有可编程控制的突出优点。因此这种信号产生技术得到了越来越广泛的应用，很多厂家已经生产出了DDS专用芯片，这种器件成为当今电子系统及设备中频率源的首选器件。例如ANALOG DEVICES公司的AD9850就是一个可以工作在125MHz时钟频率的，具有10bit DAC的DDS芯片。AD9854是一个可以工作在300MHz时钟频率,具有I/Q两路12bit DAC的DDS芯片。当今通信系统迅速发展，软件无线电成为很热门的话题，DDS在这些系统中都成为很重要的一门技术。有兴趣的同学可以参考上面提到的两款芯片资料，了解当今DDS系统。

1、 DDS的基本原理

DDS的原理框图如图1所示。图中相位累加器可在每一个时钟周期来临时将频率控制字（TUNING WORD）所决定的相位增量M累加一次，如果记数大于2

，则自动溢出，而只保留后面的N位数字于累加器中。正弦查询表ROM用于实现从相位累加器输出的相位值到正弦幅度值的转换，然后送到DAC中将正弦幅度值的数字量转变为模拟量，最后通过滤波器输出一个很纯净的正弦波信号。

N

2、 DDS的基本参数计算公式

由于相位累加器是N比特的模2加法器，正弦查询表ROM中存储一个周期的正弦波幅度量化数据，所以频率控制字M取最小值1时，每2个时钟周期输出一个周期的正弦波。

N

所以此时有：

f0=

fc

2N

(3.1)

44

式中f0为输出信号的频率，fc为时钟频率，N为累加器的位数。

N

更一般的情况，频率控制字是M时，每个时钟周期输出一个周期的正弦波。所以

此时有：

f0=

M×fc

2N

(3.2)

式中f0为输出信号的频率，fc为时钟频率，N为累加器的位数，M为频率控制字。 式（3.2）为DDS系统最基本的公式之一。由此可以得出： 输出信号的最小频率（分辨率）为： f0min=

fc

2N

（3.3）

输出信号的最大频率为：

f0max=

Mmax×fc

2N

(3.4)

DAC 每信号周期输出的最少点数为：

2N

k=

Mmax

(3.5)

当 N 比较大时，对于很大范围内的 M 值，DDS系统都可以在一个周期内输出足够的点，保证输出波形失真很小。

3、 DDS的各组成部分的具体参数及其相互关系

作为频率信号源，DDS系统的输出频率范围、频率分辨率、频率稳定度、波形的谐波失真等是我们主要关心的指标。由于电路复杂性、价格及现有技术条件的限制，我们不可能无限地提高这些指标，那么这些限制关系是怎样的呢？下面我们做一些简要的分析。

相位累加器的位数N、数模转换比特数n、时钟频率fc及其稳定度、LPF的特性等是决定DDS系统指标的重要参数。

事实上，我们可以认为DDS系统是模拟信号转化成数字信号的逆过程，即是将单频正弦模拟信号采样、量化的逆过程。单频正弦模拟信号的频率对应于DDS系统的输出信号频率，采样频率对应于DDS系统的时钟频率fc，量化比特数对应于DDS系统的数模转换比特数n。如果要求DDS的输出频率范围为

f0min~f0max，则fc应大于f0max的2倍，这是由Nyquist定

f0max的

理决定的。为了使输出波形更好，同时减低低通滤波器的参数要求，一般fc至少取

4倍以上。DDS系统中的数模转换器DAC的转换时间应小于1/fc，数模转换比特数n越大，则波形失真及量化误差越小。但受价格等因素的限制，只能取一个适当的值。

f0min是DDS

系统的频率分辨率或输出最小频率。当要求的最小输出频率大于要求的频率分辨率时，f0min

45

应取要求的频率分辨率。由式(3.3)可计算出相位累加器的位数N：

相位累加器的位数N：

一般情况，N选大一些对于数字电路是比较容易的。所以DDS系统可以很容易地实现高频率分辨率、大频率变化比（最大输出频率与最小输出频率的比）的信号。另一方面，如果N比较大，一个周期内时间轴被分为2个点，DDS系统的正弦查询表ROM中是否必须存储2个点的数据呢，答案是否定的。这是因为DDS系统的数模转换比特数n是有限的，一般不太大，特别对于高速DAC，高比特数DAC也没有很大必要。这样，正弦查询表ROM中如果存储非常多的点，则很多相临的点存储的是同样的幅度值。

N

N

fc

N≥ln2 f 0min

(3.4)

1

V(t)

-1

t

图3.2

从图3.2中可定量分析它们的关系。DAC数模转换比特数为n，对应代表幅度的垂直坐标轴，正弦查询表ROM的地址数最小为m，对应代表时间的水平坐标轴，V(t)=sin(t)函数的最大斜率为 1(t系：

=0),必须保证该处的水平分辨率大于等于垂直分辨率，有如下关

2π2

≤ (3.5) 2m2n

对于m和n都为正整数，可得出：

m=n+2

(3.6)

从DDS系统中相位累加器的位数N取高m位送到正弦查询表ROM作为地址线即可满

46

足要求。之所以将低位舍弃，是因为舍弃的低位变化对应于输出幅度在±

1

LSB范围内，2

输出同一个量化电平。

4、 DDS系统的低通滤波器LPF设计依据

4.1 单频正弦信号的理想采样：

理想采样把一个采样信号描述为冲激的加权和，这些加权和等于模拟信号在冲激位置的值。一个理想采样信号xI(t)可以认为是一个模拟信号x数学描述如下：

(t)和一个周期冲激串i(t)的乘积。

xI(t)=x(t)i(t)=x(t)

n= ∞

∑δ(t nt

∞

s

)=

n= ∞

∑

∞

x[n]δ(t nts)

（3.7）

式中x[n]代表采样值x(nts)的序列。xI

∞

(t)的频谱XI(f)由下面的卷积表示：

∞

XI(f)=X(f) I(f)=X(f) S∑δ(f kS)=S∑X(f kS)

k= ∞

k= ∞

(3.8)

XI(f)在频率上具有周期性，其周期为采样率S。对于单频正弦信号，如图3.3：

X(f)

XI(f)

-fOfO

f

-fOfO

f

图3.3A 图3.3B

4.2 零阶保持采样：

实际中，模拟信号采用零阶保持（zero-order-hold ZOH）装置进行采样，这种采样就是在得到下一个采样前保持前一个采样，也叫平顶采样。这种采样等价于理想采样后通过了一个系统，该系统的冲激响应为：

h(t)=rect[(t 0.5ts)/ts]

零 …… 此处隐藏：4127字，全部文档内容请下载后查看。喜欢就下载吧 ……