第3章 集成逻辑门电路

这是西安电子科技大学出版社出版的《计算机电子电路技术》的电子课件的第3章,希望对你有帮助。

第3章 集成逻辑门电路

第3章 集成逻辑门电路3.1 概述 3.2 TTL与非门 3.3 ECL电路及I2L电路的特点 3.4 CMOS电路 3.5 集成逻辑门电路的使用

这是西安电子科技大学出版社出版的《计算机电子电路技术》的电子课件的第3章,希望对你有帮助。

第3章 集成逻辑门电路

3.1 概述集成电路(Integrated Circuit)就是将所有的元件和连 线都制作在同一块半导体基片(芯片)上。集成电路分模 拟和数字两大类。 在数字集成逻辑电路中，常以“门”为最小单位。 我们可按其“集成度”(一定大小的芯片上所含门的数

量多少)分成：

这是西安电子科技大学出版社出版的《计算机电子电路技术》的电子课件的第3章,希望对你有帮助。

第3章 集成逻辑门电路

小规模集成电路(SSI:Small Scale Integrating),一块芯片上含1~50个门。 中规模集成电路(MSI:Medium Scale Integrating), 一块芯片上含50~100个门。 大规模集成电路(LSI:Large Scale Integrating),一 块芯片上含100~10000个门。 超大规模集成电路(VLSI:Very Large Scale Integrating),一块芯片上含10+4~10+6个门。

这是西安电子科技大学出版社出版的《计算机电子电路技术》的电子课件的第3章,希望对你有帮助。

第3章 集成逻辑门电路

如果集成逻辑门是以双极型晶体管(电子和空穴两种载流子均参与导电)为基础的，则称为双极型集成逻 辑门电路。它主要有下列几种类型： E晶体管—晶体管逻辑(TTL:Transistor-Transistor Logic); 高阈值逻辑(HTL:High Threshold Logic); 射极耦合逻辑(ECL:Emitter Coupled Logic); 集成注入逻辑(I+2L:Integrated Injection Logic)。

这是西安电子科技大学出版社出版的《计算机电子电路技术》的电子课件的第3章,希望对你有帮助。

第3章 集成逻辑门电路

如果集成逻辑门是以单极型晶体管(只有一种极性的载流子：电子或空穴)为基础的，则称为单极型集成 逻辑门电路。目前应用得最广泛的是金属—氧化物—半

导体场效应管逻辑电路(MOS:Metal Oxide Semiconductor)。; MOS电路又可分为： PMOS(P沟道MOS); NMOS(N沟道MOS);

CMOS(PMOS—NMOS互补)。

这是西安电子科技大学出版社出版的《计算机电子电路技术》的电子课件的第3章,希望对你有帮助。

第3章 集成逻辑门电路

3.2 TTL与非门3.2.1 TTL与非门的典型电路及工作原理 1. TTL与非门的典型电路 图3.2.1是TTL与非门的典型电路，它由三部分组成。 输入级：由多发射极管V1 和电阻R1 组成，完成逻 辑上的“与”。

中间级：由V2,R2,R3组成。由于V2的集电极和发射 极为V3,V5提供了两个相位相反的信号，所以这级又称 倒相级。

这是西安电子科技大学出版社出版的《计算机电子电路技术》的电子课件的第3章,希望对你有帮助。

第3章 集成逻辑门电路

输出级：由V3,V4,V5,R4,R5 组成。其中，V5 为反相器，V3,V4 组 成 的 复 合 管 是 V5 的 有 源 负 载 ， 完 成 逻 辑 上 的 “非”。由中间级提供的两个相位相反的信号，使V4 、 V5 总处于一管导通而另一管截止的工作状态。这种形式 的输出电路称为“推拉式输出”电路，或称“图腾输 出”。 输出级的特点是：无论输出是高电平还是低电平， 输出电阻都比较低。这是因为当输出为低电平时，V5 饱

和，V4截止，输出电阻rO=rCES5,值很小。当输出为高电平时，V5截止，V3、V4导通，V3、V4工作在射极跟随器 状态，输出电阻rO的阻值很小。由于电阻rO值很小使得电

路带负载的能力增

强。

这是西安电子科技大学出版社出版的《计算机电子电路技术》的电子课件的第3章,希望对你有帮助。

第3章 集成逻辑门电路+UCC (5 V) R1 3 kΩ b1 V1 b2 A B C R3 3 60 Ω R5 3 kΩ R2 7 50 Ω V3 V4 V2 V5 F R4 1 00 Ω

输 入 级

中 间 级

输 出 级

图3.2.1 TTL与非门的典型电路

这是西安电子科技大学出版社出版的《计算机电子电路技术》的电子课件的第3章,希望对你有帮助。

第3章 集成逻辑门电路

2.工作原理(1)当输入端中任一端为低电平(0.3V),例如， UA=0.3V(A=0),UB=UC=3.6V(B=C=1)时，V1的B1eA发射 结优先导通，V1基极电压Ub1被钳位在 Ub1=UA+UBe1=0.3+0.7=1V 该电压不足以使V1集电结、V2、V5导通，所以V1集电 结,V2、V5截止，如图3.2.2所示。

这是西安电子科技大学出版社出版的《计算机电子电路技术》的电子课件的第3章,希望对你有帮助。

第3章 集成逻辑门电路+UCC (5 V) R1 3 kΩ R2 7 50 Ω R4 1 00 Ω 4 .8 6V

≈5V V1 0 .3 V A B C 3 .6 V 3 .6 V 0 .1 V 0 .4 V V2 截止 1V 4 .3 V

V3 微饱和

V4 放大 3 .6 V F V5 截止 R5 3 kΩ IO H RL 可 带 拉 流 负 载 3 mA

(

V1 深饱和

图3.2.2 A=0时TTL与非门各点电压

(

这是西安电子科技大学出版社出版的《计算机电子电路技术》的电子课件的第3章,希望对你有帮助。

第3章 集成逻辑门电路

因为UR5=Ie3R5>>UR2=Ib3R2UR2被忽略，所以V3基极电压为 Ub3≈UCC=5V 为此可求得输出电压UF为 UF=Ub3-Ube3-Ube4=5-0.7-0.7=3.6V

这 时 电 路 输 出 为 高 电 平 3.6V(F=1) , 符 合 与 非 门“有0出1”的逻辑关系。输出高电平表明与非门这时可 带拉流负载(详见3.2.2节)。

这是西安电子科技大学出版社出版的《计算机电子电路技术》的电子课件的第3章,希望对你有帮助。

第3章 集成逻辑门电路

(2)当输入端全部接高电平(3.6V)或悬空时，即UA=UB=UC=3.6V(A=B=C=1)。粗看似乎V1的三个e结都 正偏，Ub1=4.3V,但因为V1的c结、V2、V5导通饱和的

电压是2.1V,故V1的Ub1被钳位在2.1V上，于是V1的三个e结都反偏截止。电源UCC通过R1,V1的c结向V2、V5 提供基流，使V2、V5导通饱和，输出电压UF为 UF=UCES5=0.3V

这是西安电子科技大学出版社出版的《计算机电子电路技术》的电子课件的第3章,希望对你有帮助。

第3章 集成逻辑门电路

这时电路 输 出为低 电 平 0.3V(F=0) , 符合 与 非门“全1出0”的逻辑关系。因为 Uc2=UCES2+Ub5=0.3+0.7=1V Ub4=Ue3=Uc2-Ube3=1-0.7=0.3V Ue4=UCES5=0.3V

所以，Ub4=Ue4,V4处于零偏截止状态，致使Ic5≈0,意味着V5处于深饱和状态，允许灌入的负载电流较大， 约在十几mA以上。输出低电平表明与非门这时可带灌

流负载(详见3.2.2节)。

这是西安电子科技大学出版社出版的《计算机电子电路技术》的电子课件的第3章,希望对你有帮助。

第3章 集成逻辑门电路+UCC (5 V) Ib 1 =IR1 R1 3 kΩ R2 7 50 Ω 1V R4 1 00 Ω V3 微导通 0 .3 V V1 0 .3 V A 3 .6 V 3 .6 V B 3 .6 V C Ie1 (拉流) 1 .4 V Ic1 V2 饱和 0 .3 V F V5 饱和 R5 3 kΩ IO L ( 可带灌流负载 约十几mA以上) V4 截止 RL

2 .1 V

0 .7 V R3 3 60 Ω

V1 倒置放大

图3.2.3 A=B=C=1时TTL与非门各点电压

这是西安电子科技大学出版社出版的《计算机电子电路技术》的电子课件的第3章,希望对你有帮助。

第3章 集成逻辑门电路

3.2.2 TTL与非门的特性与主要参数1.电压传 …… 此处隐藏：2326字，全部文档内容请下载后查看。喜欢就下载吧 ……